JPS60140589A - メモリ装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （１）発明の技術分野 本発明はバブルメモリ装置に係り、特にデークバソファ
の有効データ数及び空のデータ数により駆動磁界の制御
を行なうバブルメモリ装置に関する。

（２）技術の背景 バブルメモリ装置は不揮発性の固体メモリ装置であり読
み出し速度も比較的速いため多くの応用が考えられる技
術として注目されている。

（３）従来技術 従来のバブルメモリコントローラは、ホストシステムと
のデータの入出力を第１図（ａｌ〜（ｄｉに示すような
タイミングを用いて行っていた。ｉａ１図、（ｂ）図は
データをバブルメモリに書き込む方法を示し＋Ｃ１図、
ｃｄ）図はバブルメモリからデータを読み出す方法を示
している。第１図でＨＲはデータの読み書きを可能にす
る駆動磁界のイネーブル信号。

ＴＤＲＡ、ＲＤＡはそれぞれホストシステムとバブルメ
モリ装置との書き込みハンドシェイク、読み出しハンド
シェイク信号である。即ち、ホストシステムはＴＤＲＡ
の信号のｒｒｆｊ、認後データをバブルメモリ装置に与
え、ＲＤＡの信号の確認でデータをバブルメモリ装置か
ら読み取る。ｆａ１図の方法では駆動磁界は与えられて
いる間にデータ転送が行われ、ホストシステムはバブル
メモリコントローラがＴＤＲＡ信号をオンにする度に対
応するデータを与えなければならず、ホストシステムが
遅れて次のＴＤＲＡまでにデータを与えられない場合エ
ラーとなってしまう。これに対しく′ｂ）図ではデータ
の転送と駆動磁界を与える時間は異なりまず１ペ一ジ分
のデータをデータバッファに読み込んだ後、駆動磁界を
与えてバブルメモリにデータを書き込む。ｔｂｔ図の方
法ではホストシステムが遅れても対応できるが、コント
ローラがバブルメモリにデータの書き込みを行なってい
る間、ホストシステムは待たされることになり遅いシス
テムとなってしまう欠点があった。データの読み出しの
場合も同様に駆動磁界を与えてデータが揃う度に。

ホストシステムの読み出しを要求する（Ｃ）図の方法と
、１ペ一ジ分のデータバッファに読み込んだ後に、ホス
トシステムが読み出す（ｄ１図の方法がある。

書き込みの時と同様にｆＣ１図の方法はホストシステム
の処理速度が高速でなくてはならず、（ｄ）図の方法で
はシステムが遅くなってしまうという欠点があった。ま
た、これらの方法を従来はスイッチなどを用いて切換え
ていたが、ホストシステムの処理速度の時間的な変化が
大きい時に切換えの手段がなく効率低下の原因となって
いた。

（４）発明の目的 本発明の目的はバブルメモリコントローラ内のデータバ
ッファの使用量により駆動磁界を制御することにより、
ホストシステＪ６の処理速度に応じて比較的高速なデー
タ転送を可能としたバブルメモリ装置を提供するにある
。

（５）発明の構成 本発明はホストシステムとデータの入出力を行なうデー
タ入出力手段と、バブルメモリディバイスとの中間に位
置し、データを一時保存するデータバッファ手段と、該
データバ・ノファ手段内のデータ数とを検出する検出手
段と、メモリゾツバイスの駆動を制御する駆動制御手段
と、前記検出手段の検出値によって、前記駆動制御手段
を介して前記メモリディバイスの駆動を停止または続行
するかを制御する制御手段を有することを特徴とするバ
ブルメモリ装置を提供するものである。

（６）発明の実施例 以下図面を参照して２本発明の一実施例を説明する。

第２図は本発明によるバブルメモリ装置の構成図である
。

第２図で外部からのデータあるいはデータバッファ７か
らのデータを一時保持するデータレジスタ１．バブルメ
モリ装置の読み書きに関する命令を保持するコマンドレ
ジスタ２．バブルメモリ装置の動作状態を示すフラグを
格納するステータスレジスタ３．誤りの状態を示すフラ
グを格納するエラーステータスレジスフ４．ページ単位
に区分された記憶情報のページアドレスを格納するペー
ジアドレスレジスフ５，１ページ毎にカウントされるペ
ージカウントレジスタ６はホストシステムとのインタフ
ェースに用いられ、データレジスタ１はバブルメモリ１
ページ分以上のノ＼・７フア批を有するデータバッファ
７に接続され、他のレジスタ２〜６はシーケンサ８に接
続される。データバッファ７は不良ループ処理回路９．
誤り訂正のためのＥＣＣ回路１２を通してバブルメモリ
ディバイスに接続される。不良ループバッファ１０．Ｅ
ＣＣバッファ１３はそれぞれ不良ループ処理回路９、Ｅ
ＣＣ回路１２を駆動するために用いられる。

タイミングジェネレーク１１はバブルメモリ装置全体の
タイミングを決定する回路であり、ノ＼プルコントロー
ルレジスタ１４はバブルメモリプイノ−イスを制御する
レジスタである。

シーケンサ８はコマンドレジスタ２．ページアドレスレ
ジスタ５．ページカウントレジスタ６の各レジスタにホ
ストシステムより入力した値により、ハ゛プルメモリデ
ィハ′イスへの書き出し、あるいはバブルメモリディバ
イスからのデータの読み出しをデータバッファ７を介し
て行なう。

このとき、シーケンサ８はデータバッファ７から内部レ
ジスタ１５を介して情報を読み比し内部レジスタの内容
を解読し、バブルコントロールレジスタ１４にバブルメ
モリディバイスをイネーブル状態にするかどうかを示す
“′１”か“０”の信号を送り出す。さらにデータバッ
ファ７、不良ループ処理回路９．不良ループバッファ１
０．タイミングジェネレータ１１．ＥＣＣ回路１２．Ｅ
ＣＣバッファ１３．バブルコントロールレジスタ１４の
各回路の動作を制御する。

第２図の構成図の中で特に本発明に係る部分を。

第２図と同一部分に同一番号を付して第３図に示す。

データバッファ７は半導体メモリにより構成され、その
アドレスはマルチプレクサ３１の出力で与えられる。マ
ルチプレクサ３１は、データバッファ７の内容を読み出
す時のアドレスが格納されるリードカウンタ３２及びデ
ータバッファにデータを書く時のアドレスが格納される
ライトカウンタ３３を入力に有している。又、リードカ
ウンタ３２、ライトカウンタ３３のカウント値は内部レ
ジスタ１５を介してシーケンサ８に入力する。シーケン
サ８は、バブルコントロールレジスタ１４を介して駆動
磁界を制御するスタートストップ制御回路３４を駆動す
る磁界駆動信号ＨＲを出力する。スタートストップ制御
回路３４は、バブルメモリディバイスを駆動するために
必要な磁界の位相及びタイミングを制御する回路である
。

データレジスタ１ば図示しないホストシステムに書き込
み可能であることを知らせる書き込みハンドシェイク信
号Ｔ　Ｄ　ＲＡ　（Ｔｒａｎｓｆｅｒ　Ｄａｔａ　Ｒｅ
ｃｅｉｖｅ　Ａｖａｉｌａｂｌｅ　）及びホストシステ
ムに読み出し可能であることを知らせる読み出しハンド
シェイク信号ＲＤ　Ａ　（Ｒｅａｄ　Ｄａｔａ　Ａｖａ
ｉｌａｂｌｅ　）を用いてホストシステムとハンドシェ
イクで通信を行なう。

次に、第４図ｆａ１．　ｆｂｌのタイミング図を用いて
第３図の回路の動作を説明する。

第４図（ａｌは３ペ一ジ分の書き込みを行なう場合の書
き込みのタイミングを示す。＋１ｌｌｊ図のｉ）は磁界
駆動信号）Ｔ　Ｒを、ｉｉ）は書き込みハンドシェイク
信号Ｔ’Ｄ　ＲＡを、１ｉｉ）はホストシステムからの
データライトを、■）はバブルメモリ書き込み用のジェ
ネレータの動作状態をそれぞれ示す。

ｔｏＴ：書き込み動作を開始する。この時、データバッ
ファ７には、データは入力しておらず、リードカウンタ
３２及びライト力うンタ３３はデータバッファ７の同一
アｌ−レスを示している。シーケンサ８は、書き込みハ
ンドシェイク信号ＴＩ）ＲＡをオンにし、ホストシステ
ムにデータ入力可能であることを示す。

ホストシステムは書き込みハンドシェイク信号ＴＤＲＡ
がオンであることを確認してデータレジスタ１にデータ
を書き込む。シーケンサ８はデータレジスタＩにデータ
が書き込まれるとＴＤＲＡをオフにする。シーケンサ８
はマルチプレクサ３１がライトカウンタ３３を選択する
ように制御し、その後ライトカウンタ３３の内容をアド
レスとして、データバッファ７にデータレジスタ１の内
容を転送する。この後火のデータ入力のために。

シーケンサ８はライトカウンタ３３を１カウン１−アッ
プする。この動作をホストシステムから１ペ一ジ分のデ
ータを読み込むまで繰り返す。ライトカウンタ３３は桁
上がりを無視してカウントアツプを行なうようにするの
でカウンタ出力が全て１の時にカウントアンプを行なう
とカウント値はＯとなる。シーケンサ８は１ペ一ジ分の
データが人力されたら磁界駆動信号ＨＲをオンにしてバ
ブルメモリへの書き込みを開始する。バブルメモリへの
書き込みはシーケンサ８がマルチプレクサ３１をリード
カウンタ３２側を選択するように制御した後に、リード
カウンタ３２の内容をアドレスとして、データバッファ
７のデータを読み出す。読み出されたデータは不良ルー
プ処理回路９を介してバブルメモリディバイスに送られ
る。この時。

同時にバブルメモリ書き込み用ジェネレータを動作させ
ることにより、バブルメモリディバイスにデータが書き
込まれる。シーケン＋８はデータバッファ７の読み出し
を行なう度に、リードカウンタ３２をカウントアツプす
る。　リードカウンタ３２もライトカウンタ３３と同様
に桁上がりを無視してカウントを行なう。このようにし
て、３ページのうち第１ページがデータバッファ７から
バブルメモリディバイスに送られる。　この時、データ
バッファ７の読み出しと同時に第２ページのデータをポ
ストシステムから転送して同じデータバッファ７に書き
込むことができる。そのためには、もしデータバッファ
７が１ペ一ジ分の容量しかない場合にはライトカウンタ
３３が、すでに１ページ目のデータがすでに読み出しが
行われてしまっているデータバッファ７のアドレスを示
している必要がある。もしデータバッファ７が１ペ一ジ
分以上である場合には、１ページ目のデータが格納され
たアドレス以外の空のデータとなっているアドレスを指
定することができる。いずれにせよ、１ページ目のデー
タが２ページ目の書き込みによって消去されないように
する必要がある。ｌページ目のデータの読み出しと同時
に２ページ目のデータをデータバッファ７に書き込むた
めにシーケンサ８はＴＤＲＡをオンにしてデータレジス
タ１１にデータを入力した後、データバッファ７の読み
出しが行われていない時に読み出しアドレスと異なるア
ドレスにデータレジスタ１がらデータを入力する。この
ようにホストシステムからのデータの入力とバブルメモ
リディバイスへの書き込みは、アドレスとして１ボート
しかない汎用のＲＡＭでデータバッファ７を構成する場
合は、マルチプレクサ３１を用いてリードカウンタ３２
゜ライトカウンタ３３を切換えることによって並行して
行なうことができる。本実施例では、データバッファ７
は１ペ一ジ分の容量を持つとする。このときシーケンサ
８は１ペ一ジ分のデータがバブルメモリディバイスに書
き込まれたら（ｔｌ）内部レジスタ１５を介してリード
力うフタ３２．ライトカウンタ３３の内容を読み込む。

ここでリードカウンタ３２とライトカウンタ３３の値を
比較すると、データバッファ７内のデータの数が判る。

即ち、この比較の検査によってデータバッファ７に２ペ
ージ目に相当する１ペ一ジ分の書き込みデータが存在し
ているかどうかが判る。リードカウンタ３２とライトカ
ウンタ３３の値の差が１ペ一ジ分のデータ長となってい
る。即ち、書き込んだデータ数が１ペ一ジ分あれば、そ
のまま駆動磁界を動作させて、１ページ目と同様に２ペ
ージ目のデータをバブルディバイスに書き出すように制
御する。同様にして２ページ目をデータバッファ７から
読み出しているときに３ページ目をデータバッファに書
き込むことができる。しかし、３ページ目のデータを、
バブルディバイスへの書き出しと平行して行なっている
時、シーケンサが出したＴＤＲＡに対しホストシステム
が他の処理を行なっていて、データライトを行わなかっ
た場合には。

バブルメモリ書き込み用ジェネレータ動作終了時。

即ち２ページ目の１ペ一ジ分のデータがバブルメモリデ
ィバイスに書き込まれた時に、データバ・７フア７内の
有効データ数は１ペ一ジ分に達していないこの時刻かも
２である。

この時シーケンサ８は、磁界駆動信号ＨＲをオフ（Ｌｏ
ｗ）にし、バブルメモリディバイスへのデータの書き出
しを中止する。その後、ホストシステムが応答を開始し
、１ペ一ジ分のデータがデータバッファ７に入力された
らあらたに磁界駆動信号ＨＲをオン（旧ｇｈ）にして、
データを書き込む。

ｆｂ１図は３ペ一ジ分の読み出しを行なう場合の読み出
しのタイミングを示す。＋ｂ１図のｉ）は磁界駆　゛動
信号ＨＲを、ｉｉ）はバブルメモリディバイスからのセ
ンス出力を、１ｉｉ）は読み出しハントシェイク信号Ｒ
Ｄ　Ａを、　ＩＶ）はホストシステムのデータリードを
それぞれ示す。

ｔ３で読み出し動作を開始する。この時、データバッフ
ァ７内の有効データ数はＯであり、リードカウンタ３２
とライトカウンタ３３は同一値を示している。シーケン
サ８は、磁界駆動信号ＨＲをオン（ｌｌｉｇｈ）にして
、バブルメモリディバイスからの入力を開始する。バブ
ルメモリディバイスからデータが読み出されたセンス信
号が出力されると、シーケンサ８はデータバッファ７の
ライトカウンタ３３の示すアドレスにデータを書き込み
。

その後ライトカウンタ３３をカウントア・ノブする。

次に、データバッファ７に有効データが用意されたので
、シーケンサ８は、読み出しノ＼ンドシエイク信号ＲＤ
Ａをオンとし、データレジスタ１にリードカウンタ３２
で示されるアドレスのデータを転送する。ホストシステ
ムがデータリードを行なうと同時に、ハンドシェイク信
号ＲＤＡをオフとして、その後リードカウンタ３２をカ
ウントア・ノブする。パブ）レメモリから１ペ一ジ分の
全てのデータを読み終った時刻、即ち、データバ・ノフ
ァに１ペ一ジ分のデータを書き込んだ時刻ｔ４で、内部
レジスタ１５を介してデータバッファ内の空のデータ数
をリードカウンタの値をみることによって検査する。ｔ
４では１ペ一ジ分のデータが全てホストシステムに読ま
れているので磁界駆動信号ＨＲを引き続き与えて９次の
２ページ目のページのバブルメモリからデータを読み込
む。しかし。

このページにおいて、シーケンサ８が読み出しノ＼ンド
シエイク信号ＲＤＡをオンとしても、ホストシステムが
データリードを行わなかった場合が図には示されそいる
。この時シーケンサ８は、バブルメモリディバイスから
のセンス出力によって。

データバッファ７に読み出しデータを格納して。

１ペ一ジ分のデータを読み終えた時（ｔ５）に内部レジ
スタ１５を介して、データバッファ７の空データ数をり
−ｌカウンタの値をみることによって検査する。ここで
は空データが１ページ分無いので磁界駆動信号ＨＲをオ
フ（Ｌｏｗ）として、バブルメモリからのデータの読み
出しを中止する。

その後、ホストシステムがデータリードを行って１ペ一
ジ分のデータが転送された後、磁界駆動信号ＨＲをオン
（Ｉｌｉｇｈ）として３ページ目のデータの読み込みを
同様に行なう。

以上本発明の一実施例を図面を参照して説明したが１本
発明はこの実施例に限るものではなく。

他の実施例として例えば、有効データ数、空データ数が
１ペ一ジ分以上のある一定値になった場合において磁界
駆動を制御する方式など１本発明の範囲内で変形しても
同様の効果を有する。

（７）発明の効果 以上、説明したように９本発明によれば、バブルメモリ
装置において、ホストシステムの処理が遅れた場合にも
データを失うことなく高速のデータ転送が可能なバブル
メモリ装置を得ることができる。即ち、ホストシステム
の処理速度が時間的に大きく変化しても、データが失わ
れたり、ホストシステムが長く待たされることのない使
い易いバブルメモリ装置が可能となる。

【図面の簡単な説明】

第１図は、従来方法によるバブルメモリ装置の駆動タイ
ミング図、第２図は２本発明のノープルメモリ装置の構
成図、第３図は本発明に係る部分の詳細な構成図、第４
図は本発明によるバブルメモリ装置を駆動するタイミン
グ図をそれぞれ示す。 １・・・データレジスタ　７・・・データバッファ　３
２・・・リードカウン タ　３３・・・ライトカウンタ ８・・・シーケンサ　３４・・・ス タート・ストップ制御回路

Claims (4)

【特許請求の範囲】
1. （１）ホストシステムとデータの入出力を行なうデータ
   入出力手段と、メモリディバイスとの中間に位置し、デ
   ータを一時保存するデータバッファ手段と、該データバ
   ッファ手段内のデータ数とを検出する検出手段と、メモ
   リディバイスの駆動を制御する駆動制御手段と、前記検
   出手段の検出値によって、前記駆動制御手段を介して前
   記メモリディバイスの駆動を停止するかまたは続行する
   かを制御する制御手段を有することを特徴とするメモリ
   装置。
2. （２）前記メモリディバイスがバブルメモリディバイス
   であることを特徴とする特許請求の範囲第１項記載のメ
   モリ装置。
3. （３）前記データバッファ手段が、記憶手段と２つの計
   数手段により構成されることを特徴とする特許請求の範
   囲第１項記載のメモリ装置。
4. （４）前記検出手段が、前記２つの計数手段の計数値を
   読み出すことによって有効データ数あるいは空のデータ
   数を調べることを特徴とする特許請求の範囲第１項記載
   のメモリ装置。