JPS60136262A - 電界効果型トランジスタ - Google Patents

電界効果型トランジスタ

Info

Publication number
JPS60136262A
JPS60136262A JP58251813A JP25181383A JPS60136262A JP S60136262 A JPS60136262 A JP S60136262A JP 58251813 A JP58251813 A JP 58251813A JP 25181383 A JP25181383 A JP 25181383A JP S60136262 A JPS60136262 A JP S60136262A
Authority
JP
Japan
Prior art keywords
active layer
thickness
thin film
polycrystalline silicon
silicon thin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP58251813A
Other languages
English (en)
Other versions
JPH0669094B2 (ja
Inventor
Hisao Hayashi
久雄 林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP58251813A priority Critical patent/JPH0669094B2/ja
Priority to CA000470775A priority patent/CA1228935A/en
Priority to KR1019840008250A priority patent/KR920005537B1/ko
Priority to EP84116302A priority patent/EP0152625B1/en
Priority to DE8484116302T priority patent/DE3485706D1/de
Publication of JPS60136262A publication Critical patent/JPS60136262A/ja
Priority to CA000546639A priority patent/CA1251579A/en
Priority to US07/097,341 priority patent/US5172203A/en
Priority to US07/643,504 priority patent/US5242844A/en
Publication of JPH0669094B2 publication Critical patent/JPH0669094B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0688—Integrated circuits having a three-dimensional layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H01L27/0922—Combination of complementary transistors having a different structure, e.g. stacked CMOS, high-voltage and low-voltage CMOS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、チャネルが形成される活性層を多結晶シリコ
ン薄膜により構成した電界効果型トランジスタに関する
。
背景技術とその問題点 従来、この種の電界効果型トランジスタとして、例えば
第１図に示すようなＭＯＳ型の薄膜トランジスタ（以下
ＭＯ８ＴＦＴと称する）が知られている。このＭＯＳ　
ＴＦＴにおいては、石英基板（１１上に多結晶シリコン
薄膜（２）が形成されている〇またこの多結晶シリコン
薄膜（２）の両端には所定のｎ型不純物が高濃度にドー
プされた抵抗の低いｎ型領域（２ａＸ２ｂ）が形成され
ていて、これらの抵抗の低いｎ型領域（２ａＸ２ｂ）が
それぞれソース領域ｔ３１Ｓドレイン領域（４）を構成
している。なおＭＯＳ　Ｔ−ＦＴの動作時においては、
多結晶シリコン薄膜（２；中のソース領域（３・）とド
レイン領域（：“４・）との間の部分にチャネルが形成
されるようになっているので、この多結晶シリコン薄膜
の中間部分が活性層（２Ｃ）を構成している。
また上記多結晶シリコン薄膜（２）上には、５ｔ０２か
ら成るゲート絶縁層（５）が形成され、このゲート絶縁
層（５）上には不純物がドープされた多結晶シリコン（
ＤＯＰＯ８）から成るゲート電極（６）が形成されてい
る。さらに上記多結晶シリコン薄膜（２）及びゲート電
極（６）上には、５ｉ０２　から成る絶縁層（７）が形
成されている。この絶縁層（７）には開口（７ａ）（７
ｂ）が形成されていて、これらの開口（７ａ）（７ｂ）
を通じてソース領域１３＋及びドレイン領域（４）のた
めのＭから成る取り出し電極（８）（９）がそれぞれ形
成されている。なおゲート電極（６）にも取り出し電極
（図示せず）が形成されている。
なお上述の従来のＭｏＳ　ＴＦＴにおいては、チャネル
が形成される活性層（２Ｃ）を構成している多結晶シリ
コン薄膜（２１の膜厚は通常例えば１５００Ａ程度であ
る。
上述の従来のＭｏＳ　ＴＦＴは、次のような欠点を有し
ている。即ち、第１に、活性層（２Ｃ）中のトラップ密
度が大きいため、ＭｏＳ　ＴＦＴのしきい値電圧■Ｔ　
が大きい。第２に、多結晶シリコン薄膜（２）の膜厚が
例えば１５００Ａ程度の場合、キャリヤ（本実施例では
電子）の実効移動度μｅｆｆは０．０１ｃｍ／Ｖ８ｅｃ
　以下であッテ小サイＯ第３　ｌＣ、ソース領域（３）
及びドレイン領域（４）と活性層（２Ｃ）との間の接合
におけるリーク電流が大きい。第４に、活性層（２Ｃ）
の抵抗が低いばかりでなく膜厚が大きいので、ＭｏＳ　
ＴＦＴのオフ時において、外部光によるソース領域（６
）、ドレイン領域（”４．）間のリーク電流が太きい。
発明の目的 本発明は、上述の問題にかんがみ、上述の欠点を是正し
た特性が良好なＭｏＳ　ＴＦＴ等の電界効果型トランジ
スタを提供することを目的とする。
発明の概要 本発明に係る電界効果型トランジスタは、チャネルが形
成される活性層を多結晶シリコン薄膜により構成した電
界効果型トランジスタにおいて、上記多結晶シリコン薄
膜の膜厚を１００〜７５０Ａに構成している。このよう
に構成することによ”Ｔ、Ｌｅい値電圧Ｖ　を低くする
ことができると共に、実効移動度μｅｆｆを極めて大き
くすることができ、ソース領域及びドレイン領域の接合
におけるリーク電流並びに外部光によるソース領域、ド
レイン領域間のリーク電流を小さくすることができる。
実施例 以下本発明に係る電界効果型トランジスタの一実施例と
してのＭｏｂ　ＴＦＴにつき第２図及び第６図を参照し
ながら説明する。
第２図に示す本実施例によるＭｏＳ　’１’ＦＴは、活
性層を構成する多結晶シリコン薄膜（２）の膜厚が２０
０Ｘと極めて小さい点で第１ｅｔこ示す従来のＭＯｆＳ
　ＴＦＴと相違している。なお多結晶シリコン薄膜（２
）の膜厚を２００又に選定したのは、次に述べるように
、実効移動度μｅｆｆが膜厚２００Ｘ付近において極大
値をとるためである。
即ち、本発明者は、多結晶シリコン薄膜（２）の膜厚を
特に従来のＭｏＳ　ＴＦＴにおいて用いられているより
も小さい膜厚範囲（１００〜１０Ｏ０Ａ）内で種々に変
えて実効移動度μｅｆｆ　の膜厚依存性を詳細に測定し
た結果、第２図に示すように、膜厚の減少と共に実効移
動度μｅｆｆ　が急激に上昇し、ある膜厚において極大
値をとった後、さらに膜厚が減少すると実効移動度μｅ
ｆｆ　が再び減少するという極めて特徴的な変化を示す
ことを見出した。なお第２図において、曲線ＡはＯＶＤ
法に−より最初から所定膜厚に多結晶シリコン薄膜（２
）を被着形成した場合を示し、曲線ＢはＯＶＤ法により
多結晶シリコン薄膜を被着形成した後、この多結晶シリ
コン薄膜の表面を熱敵化して、所定膜厚の多結晶シリコ
ン薄膜（２）を形成した場合をそれぞれ示す。なお実効
移動にμｅｆｆ　は、ａＲ線Ａの場合、膜厚的２１０Ｘ
において極大値７．２　Ｃｔｎ　／Ｖ　をと％ す、また曲線Ｂの場合、膜厚的６７ＯＡにおいて極大値
’　２ｃＦｎ／■ｓｅｃをとる。
本実施例においては、多結晶シリコン薄膜（２）の膜厚
を２０ＯＡに選定しているため、第２図から明らかなよ
うに、実効移動度μｅｆｆ　を曲線Ａの場合には約７ｃ
ｒｎ／■ｓ（３イまた曲線Ｂの場合には約５ｃｍ　／Ｖ
、、と極めて大きい値にすることができる。
さらに、本実施例によれば、ＭｏＳ　ＴＦＴのしきい値
電圧ｖＴを従来に比べて低くすることもできる。なお上
述のように実効移動度μ　が太きｆｆ くなると共にしきい値電圧■ア　が低くなるのは、活性
層（２Ｃ）の膜厚が、ＭｏＳ　ＴＦＴのゲート電極（６
）に通常の大きさのゲート電圧を印加した場合にこの活
性層（２ｃ）に誘起されるチャネルの厚さよりも小さく
なっているためであると考えられる。
のみならす、上述の犬施例によれば、多結晶シリコン薄
膜（２）の膜厚が従来に比べて極めて小さいので、ソー
ス領域（３）及びドレイン領域（４）と活性層（２Ｃ）
　との間の接合の面積が従来に比べて小さくなり、この
分接合リーク電流を小さくすることができる。また同様
に、多結晶シリコン薄膜（２）の膜厚が小さくなった分
だけ活性層（２Ｃ）の抵抗を見かけ上大きくすることが
できると共に、活性層（２Ｃ）の体積を大きくすること
ができるので、外部光によるソース領域（３）、ドレイ
ン領域（４）間のリーク電流を小さくすることができる
。
なお上述の実施例においては、多結晶シリコン薄膜（２
Ｃ）の膜厚を２００Ａに選定したが、これに限定される
ものでは勿論なく、１００〜７５０Ａの範囲の膜厚であ
ればよいが、一般的には、１００〜６００Ａの膜厚であ
るのがより好才しく　、２００〜５ｏｏＸの膜厚である
のゝカＳさらに好ましい。才た特に第２図の曲ＭＡの場
合には１００〜４００Ａの膜厚であるのがより一層好ま
しく、曲線Ｂの場合には２００〜５００人の膜厚である
のがより一層好ましい。
発明の効果 本発明に係る電界効果型トランジスタによれば、活性層
を構成する多結晶シリコン湧１臭の膜厚を１００〜７５
０Ａに構成しているので、しきい値電圧ＶＴ　を低くす
ることができると共に、実効移動度μｅｆｆ　を極めて
大きくすることができ、ソース領域及びドレイン領域の
接合のリーク電流並びに外部光によるソース領域、ドレ
イン領域間のリーク電流を小さくすることができる。
【図面の簡単な説明】
第１図は活性層を多結晶シリコン薄膜により構成した従
来のＭＯＳ　’Ｉ”ＦＴの構造を示す断面図、第２図は
本発明に係る電界効果型トランジスタの一実施例として
のＭＯＳ　ＴＦＴの構造を示す断面図、第６図は第２図
に示すＭＯＳ　ＴＦＴにおいて活性層を構成する多結晶
シリコン薄膜の膜厚と実効移動度μｅｆｆの関係を示す
グラフである。 なお図面に用いた符号において、 （１１・・・・・・・・・・・・・・・石英基板（２１
・・・・・・・・・・・・・・・多結晶シリコン薄膜（
２ｃ）・・・・・・・・・・・・活性層＋３１・・・・
・・・・・・・・・・・ソース領域（４）・・・・・・
・・・・・・・・・　ドレイン領域（５）・・・・・・
・・・・・・・・・ゲート絶縁層（６）・・・・・・・
・・・・・・・・ゲート電極１８Ｘ９１・・・・・・・
・・・・・取り出し電極である。 代理人　土星　勝 〃　常　包　芳　男 Ｉ　杉浦俊貴 第１図 第２図 第３図

Claims (1)

    【特許請求の範囲】
  1. チャネルが形成される活性層を多結晶シリコン薄膜によ
    り構成した電界効果型トランジスタにおンジスタ。
JP58251813A 1983-12-23 1983-12-23 電界効果型トランジスタ Expired - Lifetime JPH0669094B2 (ja)

Priority Applications (8)

Application Number Priority Date Filing Date Title
JP58251813A JPH0669094B2 (ja) 1983-12-23 1983-12-23 電界効果型トランジスタ
CA000470775A CA1228935A (en) 1983-12-23 1984-12-21 SEMICONDUCTOR DEVICE WITH ACTIVE ZONE OF POLYCRYSTALLINE SILICON, AND THEIR MANUFACTURE
KR1019840008250A KR920005537B1 (ko) 1983-12-23 1984-12-22 전계효과형 트랜지스터
EP84116302A EP0152625B1 (en) 1983-12-23 1984-12-24 Method for fabricating a semiconductor device having a polycrystalline silicon-active region.
DE8484116302T DE3485706D1 (de) 1983-12-23 1984-12-24 Verfahren zur herstellung einer halbleiteranordnung mit einer aktiven zone aus polykristallinem silicium.
CA000546639A CA1251579A (en) 1983-12-23 1987-09-10 Semiconductor device with polycrystalline silicon active region and method of fabrication thereof
US07/097,341 US5172203A (en) 1983-12-23 1987-09-11 Semiconductor device with polycrystalline silicon active region and method of fabrication thereof
US07/643,504 US5242844A (en) 1983-12-23 1991-01-22 Semiconductor device with polycrystalline silicon active region and method of fabrication thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58251813A JPH0669094B2 (ja) 1983-12-23 1983-12-23 電界効果型トランジスタ

Publications (2)

Publication Number Publication Date
JPS60136262A true JPS60136262A (ja) 1985-07-19
JPH0669094B2 JPH0669094B2 (ja) 1994-08-31

Family

ID=17228297

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58251813A Expired - Lifetime JPH0669094B2 (ja) 1983-12-23 1983-12-23 電界効果型トランジスタ

Country Status (2)

Country Link
JP (1) JPH0669094B2 (ja)
KR (1) KR920005537B1 (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63262875A (ja) * 1987-04-20 1988-10-31 Nec Corp 薄膜トランジスタの製造方法
JPH02159767A (ja) * 1988-12-13 1990-06-19 Mitsubishi Electric Corp 絶縁体基板上の半導体層に形成されたｍｏｓ型電界効果トランジスタ
JPH03203378A (ja) * 1989-12-29 1991-09-05 Nec Corp 薄膜トランジスタ
US5693959A (en) * 1995-04-10 1997-12-02 Canon Kabushiki Kaisha Thin film transistor and liquid crystal display using the same
US6323069B1 (en) 1992-03-25 2001-11-27 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a thin film transistor using light irradiation to form impurity regions
US6331717B1 (en) 1993-08-12 2001-12-18 Semiconductor Energy Laboratory Co. Ltd. Insulated gate semiconductor device and process for fabricating the same
US6500703B1 (en) 1993-08-12 2002-12-31 Semicondcutor Energy Laboratory Co., Ltd. Insulated gate semiconductor device and process for fabricating the same
US8570455B2 (en) 2008-04-02 2013-10-29 Nlt Technologies, Ltd. Semiconductor device, semiconductor device manufacturing method, liquid crystal display device and electronic apparatus

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58182272A (ja) * 1982-04-19 1983-10-25 Seiko Epson Corp 薄膜トランジスタ

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58182272A (ja) * 1982-04-19 1983-10-25 Seiko Epson Corp 薄膜トランジスタ

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63262875A (ja) * 1987-04-20 1988-10-31 Nec Corp 薄膜トランジスタの製造方法
JPH0563013B2 (ja) * 1987-04-20 1993-09-09 Nippon Electric Co
JPH02159767A (ja) * 1988-12-13 1990-06-19 Mitsubishi Electric Corp 絶縁体基板上の半導体層に形成されたｍｏｓ型電界効果トランジスタ
JPH03203378A (ja) * 1989-12-29 1991-09-05 Nec Corp 薄膜トランジスタ
US6569724B2 (en) 1992-03-25 2003-05-27 Semiconductor Energy Laboratory Co., Ltd. Insulated gate field effect transistor and method for forming the same
US6323069B1 (en) 1992-03-25 2001-11-27 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a thin film transistor using light irradiation to form impurity regions
US6887746B2 (en) 1992-03-25 2005-05-03 Semiconductor Energy Lab Insulated gate field effect transistor and method for forming the same
US6331717B1 (en) 1993-08-12 2001-12-18 Semiconductor Energy Laboratory Co. Ltd. Insulated gate semiconductor device and process for fabricating the same
US6437366B1 (en) 1993-08-12 2002-08-20 Semiconductor Energy Laboratory Co., Ltd. Insulated gate semiconductor device and process for fabricating the same
US6500703B1 (en) 1993-08-12 2002-12-31 Semicondcutor Energy Laboratory Co., Ltd. Insulated gate semiconductor device and process for fabricating the same
US7381598B2 (en) 1993-08-12 2008-06-03 Semiconductor Energy Laboratory Co., Ltd. Insulated gate semiconductor device and process for fabricating the same
US5693959A (en) * 1995-04-10 1997-12-02 Canon Kabushiki Kaisha Thin film transistor and liquid crystal display using the same
US8570455B2 (en) 2008-04-02 2013-10-29 Nlt Technologies, Ltd. Semiconductor device, semiconductor device manufacturing method, liquid crystal display device and electronic apparatus

Also Published As

Publication number Publication date
JPH0669094B2 (ja) 1994-08-31
KR920005537B1 (ko) 1992-07-06
KR850005162A (ko) 1985-08-21

Similar Documents

Publication Publication Date Title
JPH025479A (ja) 放射線耐度改善型ｍｏｓトランジスタ
JPH01205470A (ja) 半導体装置およびその製造方法
JPH03196546A (ja) 化合物半導体集積回路装置
JPS60136262A (ja) 電界効果型トランジスタ
JPH0571190B2 (ja)
JPS63293979A (ja) 半導体装置
US20020158269A1 (en) Thin film transistor
JPS6185868A (ja) 薄膜トランジスタ
JPS61255069A (ja) 絶縁ゲ−ト型電界効果トランジスタ
US4894692A (en) MESFET with alpha particle protection
JPS626352B2 (ja)
JPH05129325A (ja) 半導体デバイス
JP3143102B2 (ja) Ｍｉｓ型トランジスタ
JPH0548109A (ja) 縦型ｍｏｓトランジスタおよびその製造方法
JPH04115538A (ja) 半導体装置
JPH09283536A (ja) 電界効果トランジスタおよびその製造方法
JP2001007331A (ja) 半導体装置及びその製造方法
JPH0424877B2 (ja)
JP3313299B2 (ja) 半導体装置及びそのエージング方法
JP2821135B2 (ja) 半導体集積回路装置
JPS6058674A (ja) Ｍｏｓ型トランジスタ
KR940016884A (ko) 엘디디(ldd)형 모스 트랜지스터 제조방법
JPS60132358A (ja) 相補型ｍｏｓ集積回路装置
JPS6410941B2 (ja)
JPS58115863A (ja) 絶縁ゲ−ト型電界効果半導体装置およびその製造方法

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term