KR920005537B1 - 전계효과형 트랜지스터 - Google Patents

전계효과형 트랜지스터 Download PDF

Info

Publication number
KR920005537B1
KR920005537B1 KR1019840008250A KR840008250A KR920005537B1 KR 920005537 B1 KR920005537 B1 KR 920005537B1 KR 1019840008250 A KR1019840008250 A KR 1019840008250A KR 840008250 A KR840008250 A KR 840008250A KR 920005537 B1 KR920005537 B1 KR 920005537B1
Authority
KR
South Korea
Prior art keywords
polycrystalline silicon
thin film
silicon thin
film thickness
field effect
Prior art date
Application number
KR1019840008250A
Other languages
English (en)
Other versions
KR850005162A (ko
Inventor
히사오 하야시
Original Assignee
쏘니 가부시기가이샤
오오가 노리오
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 쏘니 가부시기가이샤, 오오가 노리오 filed Critical 쏘니 가부시기가이샤
Publication of KR850005162A publication Critical patent/KR850005162A/ko
Application granted granted Critical
Publication of KR920005537B1 publication Critical patent/KR920005537B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0688—Integrated circuits having a three-dimensional layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H01L27/0922—Combination of complementary transistors having a different structure, e.g. stacked CMOS, high-voltage and low-voltage CMOS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)

Abstract

내용 없음.

Description

전계효과형 트랜지스터
제1도는 활성층을 다결정 실리콘 박막에 의해 구성한 종래의 MOS TFT의 구조를 나타낸 단면도.
제2도는 본원 발명에 관한 전계효과형 트랜지스터의 일실시예로서 MOS TFT의 구조를 나타낸 단면도.
제3도는 제2도에 나타낸 MOS TFT에 있어서 활성층을 구성하는 다결정 실리콘 박막의 막두께와 실효이동도 μeff의 관계를 나타낸 그래프.
* 도면의 주요부분에 대한 부호의 설명
1 : 석영기판 2 : 다결정 실리콘 박막
2c : 활성층(채널층) 3 : 소스영역
4 : 드레인영역 5 : 게이트절연층
6 : 게이트전극 8,9 : 취출전극
본원 발명은 채널이 형성되는 활성층을 다결정 실리콘 박막에 의해 구성한 전계효과형 트랜지스터에 관한 것이다.
종래, 이 종류의 전계효과형 트랜지스터로서 예를들면 제1도에 나타낸 바와같은 MOS형의 박막 트랜지스터(이하 MOS TFT라 함)가 알려져 있다. 이 MOS TFT에 있어서는 석영기판(1)상에 다결정 실리콘 박막(2)이 형성되어 있다. 또, 이 다결정 실리콘 박막(2)의 양단에는 소정의 n형 불순물이 고농도로 도프(dope)된 저항이 낮은 n형 영역(2a), (2b)이 형성되어 있고, 이들 저항이 낮은 n형 영역(2a), (2b)이 각각 소스영역(3), 드레인영역(4)을 구성하고 있다. 또한, MOS TFT의 동작시에 있어서는 다결정 실리콘 박막(2)중의 소스영역(3)과 드레인영역(4)과의 사이의 부분에 채널이 형성되도록 되어 있으므로, 이 다결정 실리콘 박막의 중간부분이 채널층인 활성층(2c)을 구성하고 있다.
또, 상기 다결정 실리콘 박막(2)상에는 SiO2로 이루어지는 게이트절연층(5)이 형성되고, 이 게이트절연층(5)상에는 불순물이 도프된 다결정 실리콘(DOPOS)으로 이루어지는 게이트전극(6)이 형성되어 있다. 또한, 상기 다결정 실리콘 박막(2) 및 게이트전극(6)상에는 SiO2로 이루어지는 절연층(7)이 형성되어 있다.
이 절연층(7)에는 개구(7a), (7b)가 형성되어 있고, 이들 개구(7a), (7b)를 통해 소스(3) 및 드레인영역(4)을 위한 A1로 이루어지는 취출전극(8), (9)이 각각 형성되어 있다. 또한, 게이트전극(6)에도 취출전극(도시하지 않음)이 형성되어 있다. 또한, 전술한 종래의 MOS TFT에 있어서는, 채널이 형성되는 활성층(2c)을 구성하고 있는 다결정 실리콘 박막(2)의 막두께는 통상 예를들면 1500Å 정도이다.
전술한 종래의 MOS TFT는 다음과 같은 결점을 가지고 있다. 즉, 첫째로 활성층(2c)중의 트립밀도가 크기 때문에, MOS TFT의 하한치전압 VT이 크다. 둘째로, 다결정 실리콘 박막(2)의 막두께가 예를들면 1500Å 정도의 경우, 캐리어(본 실시예에서는 전자)의 실효이동도 μeff는 0.01cm2/Vsec 이하이며 작다. 셋째로, 소스영역(3) 및 드레인영역(4)과 활성층(2c)과의 사이에 접합에 있어서의 리크전류가 크다. 네째로, 활성층(2c)의 저항이 낮을 뿐만 아니라 막두께가 크므로, MOS TFT의 오프시에 있어서 외부광에 의한 소스영역(3), 드레인영역(4) 사이의 리크전류가 크다.
본원 발명은 전술한 문제에 비추어 전술한 결점을 해소한 특성이 양호한 MOS TFT등의 전계효과형 트랜지스터를 제공하는 것을 목적으로 한다. 본원 발명에 관한 전계효과형 트랜지스터는 다결정 실리콘박막으로 형성된 채널층의 양단에 저농도의 다결정 실리콘박막으로 형성된 소스 및 드레인과, 상기 소스, 드레인에 각각 형성된 소스 및 드레인 전극과, 상기 채널층상에 형성된 게이트절연층과, 이 절연층상에 형성된 게이트전극으로 이루어지는 전계효과 트랜지스터에 있어서, 상기 다결정 실리콘 박막의 막두께를 100~750Å로 구성하고 있다. 이와같이 구성함으로서, 하한치전압 VT을 낮게 할 수 있는 동시에 실효이동도 μeff를 매우 크게 할 수 있으며, 소스영역 및 드레인영역의 접합에 있어서의 리크전류 및 외부광에 의한 소스영역, 드레인영역 사이의 리크전류를 작게 할 수 있다.
다음에, 본원 발명에 관한 전계효과형 트랜지스터의 일실시예로서의 MOS TFT에 대해 제2도 및 제3도를 참조하면서 설명한다. 제2도에 나타낸 본 실시예의 의한 MOS TFT는 활성층을 구성하는 다결정 실리콘 박막(2)의 막두께가 200Å로 매우 작은 점에서 제1도에 나타낸 종래의 MOS TFT와 상위하다. 또한, 다결정 실리콘 박막(2)의 막두께를 200Å로 선정한 것은 다음에 설명하는 바와 같이 실효이동도 μeff가 막두께 200Å 부근에 있어서 극대치를 취하기 때문이다.
즉, 본원 발명자는 다결정 실리콘 박막(2)의 막두께를 특히 종래의 MOS TFT에 있어서 사용되고 있는 것보다 작은 막두께 범위(100~1000Å)내에서 여러가지로 변경하여 실효이동도 μeff의 막두께의 존성을 상세하게 측정한 결과, 제3도에 나타낸 바와같이 막두께의 감소와 함께 실효이동도 μeff가 급격히 상승하고, 어느 막두께에 있어서 극대치를 취한 다음, 다시 막두께가 감소하면 실효이동도 μeff가 다시 감소하는 매우 특징적인 변화를 나타내는 것을 발견하였다. 또한, 제3도에 있어서 곡선 A는 CVD법에 의해 최초부터 소정 막두께로 다결정 실리콘 박막(2)을 피착 형성한 경우를 나타내며, 곡선 B는 CVD법에 의해 다결정 실리콘 박막을 피착 형성한 다음, 이 다결정 실리콘 박막의 표면을 열산화(熱酸化)하여, 소정 막두께의 다결정 실리콘 박막(2)을 형성한 경우를 각각 나타낸다. 또한, 실효이동도 μeff는 곡선 A의 경우 막두께 약 210Å에 있어서 극대치 7.2cm2/Vsec를 취하고, 또 곡선 B의 경우 막두께 약 370Å에 있어서 극대치 12cm2/Vsec를 취한다.
본 실시예에 있어서는 다결정 실리콘 박막(2)의 막두께를 200Å로 선정하고 있기 때문에, 제3도에서 명백한 바와같이 실효이동도 μeff를 곡선 A의 경우에는 약 7cm2/Vsec, 또 곡선 B의 경우에는 약 5cm2/Vsec로 매우 큰 값으로 할 수 있다. 더욱이, 본 실시예에 의하면 MOS TFT의 하한치 전압 VT을 종래에 비해 낮게 할 수도 있다. 또한, 전술한 바와같이 실효이동도 μeff가 커지는 동시에 하한치전압 VT이 낮아지는 것은 채널층인 활성층(2c)의 막두께가 MOS TFT의 게이트전극(6)에 통상의 크기의 게이트전압을 인가한 경우에 이 활성층(2c)에 유기(誘起)되는 채널의 두께보다 작아졌기 때문이라고 생각된다.
뿐만 아니라, 전술한 실시예에 의하면 다결정 실리콘 박막(2)의 막두께가 종래에 비해 매우 작으므로, 소스영역(3) 및 드레인영역(4)과 채널층인 활성층(2c)과의 사이의 접합의 면적이 종래에 비해 작아지고, 이만큼 접합 리크전류를 작게 할 수 있다. 또, 마찬가지로 다결정 실리콘 박막(2)의 막두께가 작아진 양만큼 활성층(2c)의 저항을 외관상 크게 할 수 있는 동시에, 활성층(2c)의 체적을 크게 할 수 있으므로, 외부광에 의한 소스영역(3), 드레인영역(4)의 리크전류를 작게 할 수 있다.
또한, 전술한 실시예에 있어서는, 다결정 실리콘 박막(2)의 막두께를 200Å로 선정하였으나, 이것에 한정되는 것은 물론 아니며, 100~750Å의 범위의 막두께면 되지만, 일반적으로는 100~600Å의 막두께인 것이 바람직하며, 200~500Å의 막두께인 것이 더욱 바람직하다. 또, 특히 제3도의 곡선 A의 경우에는 100~400Å의 막두께인 것이 보다 바람직하며, 곡선 B의 경우에는 200~500Å의 막두께인 것이 보다 더욱 바람직하다.
전술한 실시예에 있어서는 다결정 실리콘 박막(2)의 전체에 걸쳐 박막화하였으나, 이것에 한정되지 않고 채널영역만을 박막화 해도 된다. 또한, 소스, 드레인영역의 저항을 저하하기 위해 양도전체(良導電體)를 소스, 드레인영역에 적층해도 된다.
본원 발명에 관한 전계효과형 트랜지스터에 의하면, 활성층을 구성하는 다결정 실리콘 박막의 막두께를 100~750Å로 구성하고 있으므로, 하한치전압 VT을 낮게 할 수 있는 동시에, 실효이동도 μeff를 매우 크게 할 수 있으며, 소스영역 및 드레인영역의 접합의 리크전류 및 외부광에 의한 소스영역, 드레인영역간의 리크전류를 작게 할 수 있다.

Claims (1)

  1. 다결정 실리콘 박막으로 형성된 채널층(2c)의 양단에 저농도의 다결정 실리콘 박막으로 형성된 소스 및 드레인과, 상기 소스, 드레인에 각각 형성된 소스 및 드레인전극과, 상기 채널층상에 형성된 게이트절연층과, 이 절연층상에 형성된 게이트전극으로 이루어지는 전계효과 트랜지스터에 있어서, 상기 다결정 실리콘 박막의두께를 100~750Å로 구성한 것을 특징으로 하는 전계효과형 트랜지스터.
KR1019840008250A 1983-12-23 1984-12-22 전계효과형 트랜지스터 KR920005537B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP58251813A JPH0669094B2 (ja) 1983-12-23 1983-12-23 電界効果型トランジスタ
JP58-251813 1983-12-23
JP??83-251813 1983-12-23

Publications (2)

Publication Number Publication Date
KR850005162A KR850005162A (ko) 1985-08-21
KR920005537B1 true KR920005537B1 (ko) 1992-07-06

Family

ID=17228297

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019840008250A KR920005537B1 (ko) 1983-12-23 1984-12-22 전계효과형 트랜지스터

Country Status (2)

Country Link
JP (1) JPH0669094B2 (ko)
KR (1) KR920005537B1 (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63262875A (ja) * 1987-04-20 1988-10-31 Nec Corp 薄膜トランジスタの製造方法
JP2510710B2 (ja) * 1988-12-13 1996-06-26 三菱電機株式会社 絶縁体基板上の半導体層に形成されたｍｏｓ型電界効果トランジスタ
JP2629995B2 (ja) * 1989-12-29 1997-07-16 日本電気株式会社 薄膜トランジスタ
JP3173854B2 (ja) 1992-03-25 2001-06-04 株式会社半導体エネルギー研究所 薄膜状絶縁ゲイト型半導体装置の作製方法及び作成された半導体装置
US6331717B1 (en) 1993-08-12 2001-12-18 Semiconductor Energy Laboratory Co. Ltd. Insulated gate semiconductor device and process for fabricating the same
JP3173926B2 (ja) 1993-08-12 2001-06-04 株式会社半導体エネルギー研究所 薄膜状絶縁ゲイト型半導体装置の作製方法及びその半導体装置
JP3292657B2 (ja) * 1995-04-10 2002-06-17 キヤノン株式会社 薄膜トランジスタ及びそれを用いた液晶表示装置の製造法
JP5440878B2 (ja) 2008-04-02 2014-03-12 Ｎｌｔテクノロジー株式会社 半導体装置及びその製造方法、並びに液晶表示装置及び電子機器

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58182272A (ja) * 1982-04-19 1983-10-25 Seiko Epson Corp 薄膜トランジスタ

Also Published As

Publication number Publication date
KR850005162A (ko) 1985-08-21
JPH0669094B2 (ja) 1994-08-31
JPS60136262A (ja) 1985-07-19

Similar Documents

Publication Publication Date Title
US4172260A (en) Insulated gate field effect transistor with source field shield extending over multiple region channel
US4947232A (en) High voltage MOS transistor
US4458261A (en) Insulated gate type transistors
CA1044377A (en) Metal insulator semiconductor field effect device
US4101921A (en) Memory type insulating gate field effect semiconductor device
US4316203A (en) Insulated gate field effect transistor
KR920005537B1 (ko) 전계효과형 트랜지스터
US4851889A (en) Insulated gate field effect transistor with vertical channel
US4935802A (en) EPROM IC having reduced impurity regions
US5264721A (en) Insulated-gate FET on an SOI-structure
US4399451A (en) Semiconductor device and method for production thereof
US3786318A (en) Semiconductor device having channel preventing structure
JPH0513387B2 (ko)
US4282539A (en) Field effect transistor with decreased substrate control of the channel width
US4109273A (en) Contact electrode for semiconductor component
JPH0555560A (ja) 半導体装置
KR930009478B1 (ko) Soi 구조상의 게이트절연형 전계효과 트랜지스터
JPH0783127B2 (ja) 半導体装置
JPS6185868A (ja) 薄膜トランジスタ
US4894692A (en) MESFET with alpha particle protection
JPH0661481A (ja) Ｍｏｓ型半導体装置
KR100272036B1 (ko) 반도체 장치 및 그 제조 방법
US6020623A (en) Integrated structure with device having a preset reverse conduction threshold
KR840005930A (ko) 반도체 장치(半導體裝置)
US4132997A (en) Mos type field effect transistor

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20040622

Year of fee payment: 13

EXPY Expiration of term