JPS63262875A - 薄膜トランジスタの製造方法 - Google Patents
薄膜トランジスタの製造方法Info
- Publication number
- JPS63262875A JPS63262875A JP9776887A JP9776887A JPS63262875A JP S63262875 A JPS63262875 A JP S63262875A JP 9776887 A JP9776887 A JP 9776887A JP 9776887 A JP9776887 A JP 9776887A JP S63262875 A JPS63262875 A JP S63262875A
- Authority
- JP
- Japan
- Prior art keywords
- film
- thin
- polysilicon
- insulating film
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 26
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 15
- 239000010408 film Substances 0.000 claims abstract description 77
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 58
- 239000013078 crystal Substances 0.000 claims abstract description 14
- 238000000034 method Methods 0.000 claims abstract description 13
- 238000010438 heat treatment Methods 0.000 claims abstract description 9
- 230000001590 oxidative effect Effects 0.000 claims description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 5
- 229910052710 silicon Inorganic materials 0.000 claims description 5
- 239000010703 silicon Substances 0.000 claims description 5
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 3
- 239000000758 substrate Substances 0.000 abstract description 15
- 239000010410 layer Substances 0.000 abstract description 14
- 238000005468 ion implantation Methods 0.000 abstract description 5
- 239000011229 interlayer Substances 0.000 abstract description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract 2
- 229910052681 coesite Inorganic materials 0.000 abstract 1
- 229910052906 cristobalite Inorganic materials 0.000 abstract 1
- 230000001681 protective effect Effects 0.000 abstract 1
- 239000000377 silicon dioxide Substances 0.000 abstract 1
- 235000012239 silicon dioxide Nutrition 0.000 abstract 1
- 229910052682 stishovite Inorganic materials 0.000 abstract 1
- 229910052905 tridymite Inorganic materials 0.000 abstract 1
- 229920005591 polysilicon Polymers 0.000 description 49
- 239000004065 semiconductor Substances 0.000 description 12
- 239000012535 impurity Substances 0.000 description 10
- 150000004767 nitrides Chemical class 0.000 description 7
- 238000009792 diffusion process Methods 0.000 description 5
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 4
- 229920002120 photoresistant polymer Polymers 0.000 description 4
- 150000002500 ions Chemical class 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 238000000151 deposition Methods 0.000 description 1
- 210000004709 eyebrow Anatomy 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
Landscapes
- Recrystallisation Techniques (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、薄膜トランジスタの製造方法に関し、特に、
ゲート電極が、チャンネル領域を形成する多結晶シリコ
ン（ポリシリコン）膜よシ下部に位置する構造の薄膜ト
ランジスタの製造方法に関する。
ゲート電極が、チャンネル領域を形成する多結晶シリコ
ン（ポリシリコン）膜よシ下部に位置する構造の薄膜ト
ランジスタの製造方法に関する。
下部にゲート電極を有する薄膜トランジスタの製造方法
の一例を図面（第３−ａ図乃至第３−ｃ図）ｔ−用いて
説明する。 第３−ａ図に示すように、Ｎ型領域５間の
半導体基板ｌ上に第１のゲート絶縁膜２を介して形成さ
れｔゲートポリシリコン７の上面の第２のゲート絶縁膜
９および側壁絶縁膜８．酸化膜６上を覆う様に薄いポリ
シリコン１２ｔ−堆積し、レーザー等を用いた熱部を加
え、次に第３−ｂ図に示すように、薄いポリシリコン１
２をパターニングし、以降フォトレジスト等のマスク材
を用いて、イオン注入法によシ薄いポリシリコン１２に
Ｐチャンネルトランジスタのソース・ドレイン領域とな
るＰ型不純物層１ｓｔ−形成し、眉間絶縁膜１４．コン
タクドロ１５、アルミニウム配線１６．カバー絶縁膜１
７全形成して、最終的に第３− ｃ図のような構造の薄
膜トランジスタが作られる。
の一例を図面（第３−ａ図乃至第３−ｃ図）ｔ−用いて
説明する。 第３−ａ図に示すように、Ｎ型領域５間の
半導体基板ｌ上に第１のゲート絶縁膜２を介して形成さ
れｔゲートポリシリコン７の上面の第２のゲート絶縁膜
９および側壁絶縁膜８．酸化膜６上を覆う様に薄いポリ
シリコン１２ｔ−堆積し、レーザー等を用いた熱部を加
え、次に第３−ｂ図に示すように、薄いポリシリコン１
２をパターニングし、以降フォトレジスト等のマスク材
を用いて、イオン注入法によシ薄いポリシリコン１２に
Ｐチャンネルトランジスタのソース・ドレイン領域とな
るＰ型不純物層１ｓｔ−形成し、眉間絶縁膜１４．コン
タクドロ１５、アルミニウム配線１６．カバー絶縁膜１
７全形成して、最終的に第３− ｃ図のような構造の薄
膜トランジスタが作られる。
上述した従来の下部にゲート電極を有する薄膜トランジ
スタの製造方法の例では、はじめに第２のゲート絶縁膜
９上に堆積したポリシリコン１２の膜厚が最終的に作成
される薄膜トランジスタの膜厚になる。薄膜トランジス
タのしきい値を低くし、キャリア移動度が高くかつチャ
ンネルリーク電流を少くするためには、結晶粒径の大き
くかつ膜厚の薄いポリシリコン膜１２ｆｔ形成する必要
がある。このポリシリコンの結晶粒径は熱処理を施すこ
とによシ増大するが、この結晶粒径は膜厚が厚い程、結
晶粒径は大きくなる傾向がある九め、大きな結晶粒径を
得ようとするとポリシリコンの膜厚を大きくしなければ
ならなかった。しかしながら、ポリシリコンの膜厚を厚
くするとチャンネルリーク電流が大きく表るという欠点
があった。
スタの製造方法の例では、はじめに第２のゲート絶縁膜
９上に堆積したポリシリコン１２の膜厚が最終的に作成
される薄膜トランジスタの膜厚になる。薄膜トランジス
タのしきい値を低くし、キャリア移動度が高くかつチャ
ンネルリーク電流を少くするためには、結晶粒径の大き
くかつ膜厚の薄いポリシリコン膜１２ｆｔ形成する必要
がある。このポリシリコンの結晶粒径は熱処理を施すこ
とによシ増大するが、この結晶粒径は膜厚が厚い程、結
晶粒径は大きくなる傾向がある九め、大きな結晶粒径を
得ようとするとポリシリコンの膜厚を大きくしなければ
ならなかった。しかしながら、ポリシリコンの膜厚を厚
くするとチャンネルリーク電流が大きく表るという欠点
があった。
とのように、下部にゲート電極金有する薄膜トランジス
タの従来の製造方法では、良好な特性の薄膜トランジス
タを形成しにくいという欠点がある。
タの従来の製造方法では、良好な特性の薄膜トランジス
タを形成しにくいという欠点がある。
本発明の薄膜トランジスタの製造方法は、ゲート電極を
形成する工程と、ゲート電極表面上にゲート絶縁膜を形
成する工程と、ゲート絶縁膜上に厚い膜厚のポリシリコ
ン或は、アモルファスシリコンを堆積する工程と、熱処
理を施して、結晶粒径の大きなポリシリコンミｔ形成す
る工程と、ポリシリコンの表面を厚く酸化してポリシリ
コンの膜厚を薄くする工程とを有している。上述したポ
リシリコンの表面を酸化する工程は、ポリシリコンに熱
処理を加える工程の後であれば、ポリシリコンのバター
ニング工程の前後いずれに位置してもよい。
形成する工程と、ゲート電極表面上にゲート絶縁膜を形
成する工程と、ゲート絶縁膜上に厚い膜厚のポリシリコ
ン或は、アモルファスシリコンを堆積する工程と、熱処
理を施して、結晶粒径の大きなポリシリコンミｔ形成す
る工程と、ポリシリコンの表面を厚く酸化してポリシリ
コンの膜厚を薄くする工程とを有している。上述したポ
リシリコンの表面を酸化する工程は、ポリシリコンに熱
処理を加える工程の後であれば、ポリシリコンのバター
ニング工程の前後いずれに位置してもよい。
本発明は、ゲート絶縁膜上に堆積するポリシリコン或は
アモルファスシリコンの膜厚を厚くしておき、熱処理を
加えて結晶粒径の大きなポリシリコンとして、その後ポ
リシリコンの表面を酸化して、ポリシリコンの膜厚’を
薄くすることで結晶粒径が大きなポリシリコンの薄膜を
形成することができ、しきい値電圧の絶対値が低く、キ
ャリア移動度が高いなど特性の良好な薄膜トランジスタ
が作成することができる。
アモルファスシリコンの膜厚を厚くしておき、熱処理を
加えて結晶粒径の大きなポリシリコンとして、その後ポ
リシリコンの表面を酸化して、ポリシリコンの膜厚’を
薄くすることで結晶粒径が大きなポリシリコンの薄膜を
形成することができ、しきい値電圧の絶対値が低く、キ
ャリア移動度が高いなど特性の良好な薄膜トランジスタ
が作成することができる。
次に１本発明について、図面を参照して説明するＯ
第１−ａ図乃至第１−ｈ図は、本発明の第１の実施例の
主な工程を示す縦断面図である。
主な工程を示す縦断面図である。
第１−ａ図において、表面に第１のゲート絶縁膜２を形
成し九Ｐ型半導体基板ｌ上にＮチャンネルトランジスタ
のチャンネルとなる領域上を窒化膜３でマスクしてＮ型
不純物イオン４をイオン注入することによシ、半導体基
板１にＮ型拡散層５を形成する。
成し九Ｐ型半導体基板ｌ上にＮチャンネルトランジスタ
のチャンネルとなる領域上を窒化膜３でマスクしてＮ型
不純物イオン４をイオン注入することによシ、半導体基
板１にＮ型拡散層５を形成する。
第１−ｂ図において、窒化膜３をマスクに半導体基板１
ｔ−選択酸化することによルＮ型拡散層５上に酸化膜６
ｔ−形成する。その後、窒化膜３ｔ−除去して、第１−
ｃ図におけるゲートポリシリコン７ｔ−形成する。
ｔ−選択酸化することによルＮ型拡散層５上に酸化膜６
ｔ−形成する。その後、窒化膜３ｔ−除去して、第１−
ｃ図におけるゲートポリシリコン７ｔ−形成する。
第１−ｄ図において、ゲートポリシリコン７の周囲に側
壁絶縁膜８を、ゲートポリシリコン７の上面が露出する
ように形成する。
壁絶縁膜８を、ゲートポリシリコン７の上面が露出する
ように形成する。
ｔｌＬｘ−ａ図において、ゲートポリシリコン７の上面
に第２のゲート絶縁膜９ｔ−形成する。
に第２のゲート絶縁膜９ｔ−形成する。
第１−ｆ図において、半導体基板１上に例えば膜厚５０
００Ａのｎ型のポリシリコン膜１０ｉ堆積し、アークラ
ンプ等を用いて、例えば１０００℃１０秒程度の熱処理
を施こし、ポリシリコン膜１０の結晶粒を成長させて粒
径４００λ程度にする。
００Ａのｎ型のポリシリコン膜１０ｉ堆積し、アークラ
ンプ等を用いて、例えば１０００℃１０秒程度の熱処理
を施こし、ポリシリコン膜１０の結晶粒を成長させて粒
径４００λ程度にする。
ｔｌＥｘ−ｇ図において、ポリシリコン［１（ｌパター
ニング後、表面を酸化し、例えば１１０００Ａｓ度のポ
リシリコン酸化膜１１ｔ−形成することによｊｊ）、３
００Ａ程度の薄いポリシリコン１２’ｉ得る。
ニング後、表面を酸化し、例えば１１０００Ａｓ度のポ
リシリコン酸化膜１１ｔ−形成することによｊｊ）、３
００Ａ程度の薄いポリシリコン１２’ｉ得る。
以後、フォトレジスト等のマスク材を用いて、イオン注
入法によシ薄いポリシリコンｌ ２のＰチャンネルトラ
ンジスタのソース・ドレインとなる領域にＰ型不純物層
１３を形成し、通常の方法により層間絶縁膜１４．コン
タクドロ１５．アルミニワム配ｔａｘｓ、カバー絶縁膜
１７ｔ−形成して、第１−ｈ図のようになる。
入法によシ薄いポリシリコンｌ ２のＰチャンネルトラ
ンジスタのソース・ドレインとなる領域にＰ型不純物層
１３を形成し、通常の方法により層間絶縁膜１４．コン
タクドロ１５．アルミニワム配ｔａｘｓ、カバー絶縁膜
１７ｔ−形成して、第１−ｈ図のようになる。
ここで述べた第１の実施例では、Ｎチャンネルトランジ
スタとＰチャンネルトランジスタとが共通のケート電極
７を有してお）、Ｎチャンネルトランジスタが半導体基
板ＩＫ％Ｐチャンネルトランジスタが薄いポリシリコン
１２にそれぞれ形成される構造の例であＪ、Ｎチャンネ
ルトランジスタのソース、ドレイン領域になるＮ型拡散
層５をゲート電極７とは非自己整合的に窒化膜３をマス
クにして、イオン注入法によシ形成しているのは、ゲー
ト電極７の上部に形成されるＰチャンネルトランジスタ
のソース・ドレイン領域になるＦｉｌ不純物層１３ｔ−
形成する際％フォトレジスト工程において、ソース・ド
レイン領域を描いたフォトマスクのゲート電極７に対す
る位置合せずれによって生じるＰチャンネルトランジス
タの実効チャンネル長の短縮を補うように、Ｐチャンネ
ルトランジスタのゲート長を長くするｔめである。
スタとＰチャンネルトランジスタとが共通のケート電極
７を有してお）、Ｎチャンネルトランジスタが半導体基
板ＩＫ％Ｐチャンネルトランジスタが薄いポリシリコン
１２にそれぞれ形成される構造の例であＪ、Ｎチャンネ
ルトランジスタのソース、ドレイン領域になるＮ型拡散
層５をゲート電極７とは非自己整合的に窒化膜３をマス
クにして、イオン注入法によシ形成しているのは、ゲー
ト電極７の上部に形成されるＰチャンネルトランジスタ
のソース・ドレイン領域になるＦｉｌ不純物層１３ｔ−
形成する際％フォトレジスト工程において、ソース・ド
レイン領域を描いたフォトマスクのゲート電極７に対す
る位置合せずれによって生じるＰチャンネルトランジス
タの実効チャンネル長の短縮を補うように、Ｐチャンネ
ルトランジスタのゲート長を長くするｔめである。
本発明にとって、第１−ｅ図で示した第２ゲート酸化膜
形成までの製造方法は重要ではなく、別の方法で置きか
えても構わない。
形成までの製造方法は重要ではなく、別の方法で置きか
えても構わない。
第２−ａ図乃至第２−ｆ図は、本発明の第２の実施例の
主な工程を示す縦断面図である。
主な工程を示す縦断面図である。
第２−ａ図において、表面にゲート絶縁膜１８を形成し
九半導体基板ｌ上に％Ｎチャンネルトランジスタのゲー
トとなる領域に窒化膜３を形成し、第２−ｈ図において
、窒化膜３でマスクされていない半導体基板１上の領域
に素子分離絶縁膜１９を形成し、第２−Ｃ図において、
窒化膜３ｔ−除去しｔ後、Ｎ型不純物イオンを半導体基
板１の全面にイオン注入し、Ｎチャンネルトランジスタ
のゲート電極となるＮ型拡散層５を形成する。
九半導体基板ｌ上に％Ｎチャンネルトランジスタのゲー
トとなる領域に窒化膜３を形成し、第２−ｈ図において
、窒化膜３でマスクされていない半導体基板１上の領域
に素子分離絶縁膜１９を形成し、第２−Ｃ図において、
窒化膜３ｔ−除去しｔ後、Ｎ型不純物イオンを半導体基
板１の全面にイオン注入し、Ｎチャンネルトランジスタ
のゲート電極となるＮ型拡散層５を形成する。
第２−ｄにおいて、半導体基板１上にＰ型の不純物を含
むアモルファスクリ、コンを例えば膜厚５０００Ａ堆積
して、電気炉で例えば１０００℃３０分の熱処理を施し
て、結晶粒径９０ＯＡ程度のポリシリコ／ｊｌＥ１０を
形成し、第２−Ｃ図において、ポリシリコンＷＸＩＯの
表面を酸化して、ｌ１００ＯＡ程のポリシリコン酸化膜
ｌｌ′ｆ：形成することによ）膜厚３００λ穐の薄いポ
リシリコン１２を得る。
むアモルファスクリ、コンを例えば膜厚５０００Ａ堆積
して、電気炉で例えば１０００℃３０分の熱処理を施し
て、結晶粒径９０ＯＡ程度のポリシリコ／ｊｌＥ１０を
形成し、第２−Ｃ図において、ポリシリコンＷＸＩＯの
表面を酸化して、ｌ１００ＯＡ程のポリシリコン酸化膜
ｌｌ′ｆ：形成することによ）膜厚３００λ穐の薄いポ
リシリコン１２を得る。
以後ポリシリコン酸化膜１１と薄いポリシリコン１２を
パター二ノグレ、フォトレジスト等のマ ｌスフ材を用
いイオン注入法によシ薄いポリシリコン１２に、Ｎチャ
ンネルトランジスタのソース。
パター二ノグレ、フォトレジスト等のマ ｌスフ材を用
いイオン注入法によシ薄いポリシリコン１２に、Ｎチャ
ンネルトランジスタのソース。
ドレイン領域となるＮ型不純物層２０を形成し。
通常の方法により層間絶縁膜１４．コンタクドロ１５、
アルミニワム配ｇ１６．カバー絶縁膜１７を形成する。
アルミニワム配ｇ１６．カバー絶縁膜１７を形成する。
〔発明の効果〕
以上説明したように、ゲート電極がチャンネル領域を形
成するポリシリコン膜の下部に位置する構造の薄膜トラ
ンジスタの製造において、本発明は、ゲート絶Ｒ膜形成
後に上積みするポリシリコンの膜厚を厚くしておき、熱
処理を加えて、ポリシリコンの結晶粒を成長させた後に
ポリシリコンの表面を酸化することによシ、結晶粒径が
大きくかつ膜厚の薄いポリシリコン膜を形成することが
でき、しきい値電圧の絶対値が低く、キャリア移動度が
高い等良好な特性の薄膜トランジスタを作成できる効果
がある。
成するポリシリコン膜の下部に位置する構造の薄膜トラ
ンジスタの製造において、本発明は、ゲート絶Ｒ膜形成
後に上積みするポリシリコンの膜厚を厚くしておき、熱
処理を加えて、ポリシリコンの結晶粒を成長させた後に
ポリシリコンの表面を酸化することによシ、結晶粒径が
大きくかつ膜厚の薄いポリシリコン膜を形成することが
でき、しきい値電圧の絶対値が低く、キャリア移動度が
高い等良好な特性の薄膜トランジスタを作成できる効果
がある。
第１−ａ図乃至第１−ｈ図は本発明の第１の実施例の主
な工程の縦断面図、第２−ａ図乃至第２−ｆ図は、本発
明の第２の実施例の主な工程の縦断面図、第３−ａ図乃
至第３−ｃ図は従来の主な工程の縦断面図である。 ｌ・・・・・・半導体基板、２・・・・・・第１のゲー
ト絶縁膜、３・・・・・・窒化膜、４・・・・・・Ｎ型
不純物イオン、５・・・・・・Ｎ型拡散層、６・・・・
・・酸化膜、７・・・・・・ゲートポリシリコン、８・
・・・・・側壁絶縁膜、９・・・・・・第２のゲート絶
縁膜、１０・・・・・・ポリシリコン膜、１１・・・・
・・ポリシリコン酸化膜、１２・−・・・・薄いポリシ
リコン、１３・・・・・・Ｐ型不純物層、１４・・・・
・・層間絶縁膜、１５・・・・・・コンタクドロ、１６
・・・・・・アルミニワム配線、１７・・・・・・カバ
ー絶縁膜、１８・・・・・・ゲート絶縁膜。 １９・・・・・・素子分離絶縁膜％２０・・・・・・Ｎ
ｆｉ不純物層。
な工程の縦断面図、第２−ａ図乃至第２−ｆ図は、本発
明の第２の実施例の主な工程の縦断面図、第３−ａ図乃
至第３−ｃ図は従来の主な工程の縦断面図である。 ｌ・・・・・・半導体基板、２・・・・・・第１のゲー
ト絶縁膜、３・・・・・・窒化膜、４・・・・・・Ｎ型
不純物イオン、５・・・・・・Ｎ型拡散層、６・・・・
・・酸化膜、７・・・・・・ゲートポリシリコン、８・
・・・・・側壁絶縁膜、９・・・・・・第２のゲート絶
縁膜、１０・・・・・・ポリシリコン膜、１１・・・・
・・ポリシリコン酸化膜、１２・−・・・・薄いポリシ
リコン、１３・・・・・・Ｐ型不純物層、１４・・・・
・・層間絶縁膜、１５・・・・・・コンタクドロ、１６
・・・・・・アルミニワム配線、１７・・・・・・カバ
ー絶縁膜、１８・・・・・・ゲート絶縁膜。 １９・・・・・・素子分離絶縁膜％２０・・・・・・Ｎ
ｆｉ不純物層。
Claims (3)
- （１）ゲート電極を形成する工程と、前記ゲート電極表
面上にゲート絶縁膜を形成する工程と、前記ゲート絶縁
膜上にシリコン膜を形成する工程と、熱処理を施し、前
記シリコン膜を結晶粒径の大きい多結晶シリコン膜とす
る工程と、前記多結晶シリコン膜の表面を酸化すること
により、前記多結晶シリコン膜の膜厚を小さくする工程
とを含むことを特徴とする薄膜トランジスタの製造方法
。 - （２）前記シリコン膜は多結晶シリコン膜である特許請
求の範囲第１項記載の薄膜トランジスタの製造方法。 - （３）前記シリコン膜は非晶質シリコン膜である特許請
求の範囲第１項記載の薄膜トランジスタの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9776887A JPS63262875A (ja) | 1987-04-20 | 1987-04-20 | 薄膜トランジスタの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9776887A JPS63262875A (ja) | 1987-04-20 | 1987-04-20 | 薄膜トランジスタの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63262875A true JPS63262875A (ja) | 1988-10-31 |
| JPH0563013B2 JPH0563013B2 (ja) | 1993-09-09 |
Family
ID=14201040
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9776887A Granted JPS63262875A (ja) | 1987-04-20 | 1987-04-20 | 薄膜トランジスタの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63262875A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0529347A (ja) * | 1990-10-12 | 1993-02-05 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
| WO2010079573A1 (ja) * | 2009-01-09 | 2010-07-15 | ミツミ電機株式会社 | 電界効果トランジスタ、その製造方法およびバイオセンサ |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58100445A (ja) * | 1981-12-10 | 1983-06-15 | Matsushita Electronics Corp | 半導体装置の製造方法 |
| JPS5999772A (ja) * | 1982-11-29 | 1984-06-08 | Seiko Epson Corp | 薄膜トランジスタの製造方法 |
| JPS60136262A (ja) * | 1983-12-23 | 1985-07-19 | Sony Corp | 電界効果型トランジスタ |
-
1987
- 1987-04-20 JP JP9776887A patent/JPS63262875A/ja active Granted
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58100445A (ja) * | 1981-12-10 | 1983-06-15 | Matsushita Electronics Corp | 半導体装置の製造方法 |
| JPS5999772A (ja) * | 1982-11-29 | 1984-06-08 | Seiko Epson Corp | 薄膜トランジスタの製造方法 |
| JPS60136262A (ja) * | 1983-12-23 | 1985-07-19 | Sony Corp | 電界効果型トランジスタ |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0529347A (ja) * | 1990-10-12 | 1993-02-05 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
| WO2010079573A1 (ja) * | 2009-01-09 | 2010-07-15 | ミツミ電機株式会社 | 電界効果トランジスタ、その製造方法およびバイオセンサ |
| JP2010161288A (ja) * | 2009-01-09 | 2010-07-22 | Mitsumi Electric Co Ltd | 電界効果トランジスタおよびその製造方法 |
| US8487297B2 (en) | 2009-01-09 | 2013-07-16 | Mitsumi Electric Co., Ltd. | Field effect transistor, method for manufacturing the same, and biosensor |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0563013B2 (ja) | 1993-09-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4992391A (en) | Process for fabricating a control gate for a floating gate FET | |
| JPH07112020B2 (ja) | Ｅｐｒｏｍセルの製造方法 | |
| US6248618B1 (en) | Method of fabrication of dual gate oxides for CMOS devices | |
| JPS61220474A (ja) | ジユアル電子注入構造体 | |
| US4470191A (en) | Process for making complementary transistors by sequential implantations using oxidation barrier masking layer | |
| US5597738A (en) | Method for forming isolated CMOS structures on SOI structures | |
| US5122473A (en) | Process for forming a field isolation structure and gate structures in integrated misfet devices | |
| US5726082A (en) | Semiconductor device and method for fabricating the same | |
| US4722912A (en) | Method of forming a semiconductor structure | |
| JPS63262875A (ja) | 薄膜トランジスタの製造方法 | |
| JPS63205944A (ja) | Ｍｏｓ集積回路の製造方法 | |
| EP0152625A2 (en) | Method for fabricating a semiconductor device having a polycrystalline silicon-active region. | |
| JPS5828734B2 (ja) | ハンドウタイソウチノセイゾウホウホウ | |
| JPS63275179A (ja) | Ｍｉｓ型半導体集積回路装置 | |
| JPS62290180A (ja) | 半導体装置の製法 | |
| KR960002083B1 (ko) | 모스 페트 제조 방법 | |
| JPS63114264A (ja) | 半導体装置の製造方法 | |
| JP2506864B2 (ja) | Ｍｏｓ半導体装置の製造方法 | |
| JPH05291294A (ja) | 薄膜トランジスタの製造方法 | |
| KR0172041B1 (ko) | 반도체 소자의 트랜지스터 제조 방법 | |
| JPS6097662A (ja) | 半導体装置の製造方法 | |
| JPH0567634A (ja) | Ｍｉｓ型半導体装置の製造方法 | |
| JPS63117470A (ja) | モス型半導体装置およびその製造方法 | |
| JPH04301623A (ja) | 薄膜トランジスタの製造方法 | |
| JPH0766400A (ja) | 半導体装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |