JPS60133740A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS60133740A JPS60133740A JP24143983A JP24143983A JPS60133740A JP S60133740 A JPS60133740 A JP S60133740A JP 24143983 A JP24143983 A JP 24143983A JP 24143983 A JP24143983 A JP 24143983A JP S60133740 A JPS60133740 A JP S60133740A
- Authority
- JP
- Japan
- Prior art keywords
- film
- mask
- substrate
- grown
- growth
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Local Oxidation Of Silicon (AREA)
- Element Separation (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔技術分野〕
本発明は、半導体装置の製造方法に関し、特に半導体基
板上の各素子を互いに電気的絶縁する素子間分離技術に
関するものである。
板上の各素子を互いに電気的絶縁する素子間分離技術に
関するものである。
従来、例えばＭＯＳ型トランジスター構造を持１一
つ半導体装置の製造方法は、第１図−αの如くＳｉ基板
１上に下地ｓ ６ ｏ、膜２を介して気相成長成長ｓｚ
３ｍ４膜８を形成した後ホトエツチングにより、素子領
域４にＢ１３Ｎ４膜８を残し、これをマスクとして高温
酸化を行い、第１図−ｂの如く基板１の分離領域５に１
μ前後のフィールド５Ｚ０２膜６を選択成長させ、更に
８ｉ３Ｎ４膜８をエツチングした後、素子領域４にＭＯ
Ｓ）ランシスター等の素子を形成している。しかしなが
ら従来の素子分離構造では、酸化マスクとなるｓ ４３
Ｎ４膜の周辺の下には、フィールドｓｈｏ、膜の成長が
進むにつれてｓｈｏ、が喰い込んでいくいわゆるバーズ
ビークが形成され、例えば８μの素子領域をバターニン
グしても、選択酸化後には１．３〜１．６μ程度に狭く
なってしまい、パターン設計、製造に於いても寸法余裕
をとる必要があり、微細集積化あるいは短チヤンネルＭ
ＯＳデバイスのチャンネル長の制御性を困難にさせ、１
．５〜１．０μルールのＭＯＥ３集積回路の安定供給が
出来なかった。
１上に下地ｓ ６ ｏ、膜２を介して気相成長成長ｓｚ
３ｍ４膜８を形成した後ホトエツチングにより、素子領
域４にＢ１３Ｎ４膜８を残し、これをマスクとして高温
酸化を行い、第１図−ｂの如く基板１の分離領域５に１
μ前後のフィールド５Ｚ０２膜６を選択成長させ、更に
８ｉ３Ｎ４膜８をエツチングした後、素子領域４にＭＯ
Ｓ）ランシスター等の素子を形成している。しかしなが
ら従来の素子分離構造では、酸化マスクとなるｓ ４３
Ｎ４膜の周辺の下には、フィールドｓｈｏ、膜の成長が
進むにつれてｓｈｏ、が喰い込んでいくいわゆるバーズ
ビークが形成され、例えば８μの素子領域をバターニン
グしても、選択酸化後には１．３〜１．６μ程度に狭く
なってしまい、パターン設計、製造に於いても寸法余裕
をとる必要があり、微細集積化あるいは短チヤンネルＭ
ＯＳデバイスのチャンネル長の制御性を困難にさせ、１
．５〜１．０μルールのＭＯＥ３集積回路の安定供給が
出来なかった。
２−
〔目的〕
本発明は、この様な問題点を解決するもので、その目的
とするところは、従来の様なバーズビークの成長を押え
且つ平担な素子分離構造を持ち微細高集積半導体装置を
安定供給するものである。
とするところは、従来の様なバーズビークの成長を押え
且つ平担な素子分離構造を持ち微細高集積半導体装置を
安定供給するものである。
本発明の半導体装置の製造方法は、半導体基板に少なく
供電化膜と、もしくは酸化膜を成長する工程と、該酸化
膜と窒化膜をパターニングする工程と、前記窒化膜もし
くは酸化膜をマスクとして酸素をイオン注入する工程と
、前記窒化膜をマスクとして半導体基板を選択酸化する
工程を含む事を特徴とする。
供電化膜と、もしくは酸化膜を成長する工程と、該酸化
膜と窒化膜をパターニングする工程と、前記窒化膜もし
くは酸化膜をマスクとして酸素をイオン注入する工程と
、前記窒化膜をマスクとして半導体基板を選択酸化する
工程を含む事を特徴とする。
以下実施例に基づき詳細に説明する。第２図−αに於い
てア（１００）Ｓｊ基板７を熱酸化し６００Ａの下地５
ｈｏ２膜８を形成後減圧気相成長Ｂ１３Ｎ４膜９を１５
０ＯＡ成長させ更に、気相成長Ｂ ｉ ０２ ［１０を
）μ成長させた後、前記薄膜をドライエツチングし素子
領域１１等をパターニング８− した。次に５ｈｏ２膜１０をマスクとして分離領域１２
に酸素イオンを８０に６Ｖで１．２ Ｘ １０”ｃｔｎ
−”でイオン注入し、アモルファス化された高濃度酸素
注入層１８を形成した。次に注入マスク用５Ｚ０２膜１
０を全面エツチングしてからチャンネルストッパー領域
にポロンをイオン注入し、Ｓ＄３Ｎ４膜９をマスクとし
て１０００℃の水蒸気内で選択酸化、アニールを行い約
１μのフィールドＳｉｏ２膜１４を第２図−ｂの如く成
長させた後、熱Ｈ３Ｐ０．でＰｊａＮ＊ｊ！９をエツチ
ングした。
てア（１００）Ｓｊ基板７を熱酸化し６００Ａの下地５
ｈｏ２膜８を形成後減圧気相成長Ｂ１３Ｎ４膜９を１５
０ＯＡ成長させ更に、気相成長Ｂ ｉ ０２ ［１０を
）μ成長させた後、前記薄膜をドライエツチングし素子
領域１１等をパターニング８− した。次に５ｈｏ２膜１０をマスクとして分離領域１２
に酸素イオンを８０に６Ｖで１．２ Ｘ １０”ｃｔｎ
−”でイオン注入し、アモルファス化された高濃度酸素
注入層１８を形成した。次に注入マスク用５Ｚ０２膜１
０を全面エツチングしてからチャンネルストッパー領域
にポロンをイオン注入し、Ｓ＄３Ｎ４膜９をマスクとし
て１０００℃の水蒸気内で選択酸化、アニールを行い約
１μのフィールドＳｉｏ２膜１４を第２図−ｂの如く成
長させた後、熱Ｈ３Ｐ０．でＰｊａＮ＊ｊ！９をエツチ
ングした。
この時、分離領域にある高濃度酸素注入層は、酸化速度
が横方向の素子領域ｓ７基板より速く、この為バーズビ
ークの成長が、従来の０．７〜０．９μに比べ、０．４
〜０．５μと押える事が出来た。その後ゲート酸化膜１
５．Ｐｏ１ｙ−８ｉ膜１６１層間絶縁膜１７等の成長、
ホトエツチングを繰り返し、第２図−Ｃの如きマイコン
用の１．８μのチャンネル長を持つＮチャンネルシリコ
ンゲート集積回路を製造した。ここで１８はＮ拡散層、
１９は配線で２１）はパシベーション膜である。尚高濃
度注入時４− のマスクには、ｓｈｏ、膜に限らず、注入温度に耐えら
れ、簡単に除去可能な材料であればよし、Ａノ１０Ｂや
プラズマ成長させた窒化膜等でもよく、又注入イオンは
、導電型に変動を与えないアルゴン、情累でも応用が出
来る。
が横方向の素子領域ｓ７基板より速く、この為バーズビ
ークの成長が、従来の０．７〜０．９μに比べ、０．４
〜０．５μと押える事が出来た。その後ゲート酸化膜１
５．Ｐｏ１ｙ−８ｉ膜１６１層間絶縁膜１７等の成長、
ホトエツチングを繰り返し、第２図−Ｃの如きマイコン
用の１．８μのチャンネル長を持つＮチャンネルシリコ
ンゲート集積回路を製造した。ここで１８はＮ拡散層、
１９は配線で２１）はパシベーション膜である。尚高濃
度注入時４− のマスクには、ｓｈｏ、膜に限らず、注入温度に耐えら
れ、簡単に除去可能な材料であればよし、Ａノ１０Ｂや
プラズマ成長させた窒化膜等でもよく、又注入イオンは
、導電型に変動を与えないアルゴン、情累でも応用が出
来る。
以上の様に本発明は、高濃度イオン注入層との酸化速度
の差を利用してバーズビークの少ない素子分離構造を用
いたもので、従来の同一回路を持つ集積回路に比べ、フ
ィールドパターンの縮小化によりウェハーからの収率が
２５％向上し、応答速度も４０チの向上が図られた。又
ＮＭＯ８単チャンネルのものに限らず、Ｐチャンネルあ
るいはＣ−ＭＯＢデバイスにも適用出来、メモリー、ゲ
ートアレイ等の集積回路の微細、高速化に寄与するもの
である。
の差を利用してバーズビークの少ない素子分離構造を用
いたもので、従来の同一回路を持つ集積回路に比べ、フ
ィールドパターンの縮小化によりウェハーからの収率が
２５％向上し、応答速度も４０チの向上が図られた。又
ＮＭＯ８単チャンネルのものに限らず、Ｐチャンネルあ
るいはＣ−ＭＯＢデバイスにも適用出来、メモリー、ゲ
ートアレイ等の集積回路の微細、高速化に寄与するもの
である。
第１図（ロ））（ｂ）は従来の、第２図（α） （ｂ）
（Ｃ）は本発明に係わる概略断面図である。 ５− １．７・・・半導体基板 ２．８・・・ｓ ４ ｏ２膜 ８．９・・・５７３Ｎ４膜 １０・・・気相成長ｓｉｏ、膜 １３・・・酸素注入層 ６．１４・・・フィールド酸化膜 以 上 出願人 株式会社諏訪精工舎 代理人 弁理士最 上 務 ６−
（Ｃ）は本発明に係わる概略断面図である。 ５− １．７・・・半導体基板 ２．８・・・ｓ ４ ｏ２膜 ８．９・・・５７３Ｎ４膜 １０・・・気相成長ｓｉｏ、膜 １３・・・酸素注入層 ６．１４・・・フィールド酸化膜 以 上 出願人 株式会社諏訪精工舎 代理人 弁理士最 上 務 ６−
Claims (1)
- 半導体基板上に少なくとも窒化膜と、もしくは酸化膜を
成長する工程と、前記窒化膜と酸化をパターニングする
工程と、前記窒化膜もしくは酸化膜をマスクとして酸素
をイオン注入する工程と、前記窒化膜をマスクとして半
導体基板を選択酸化させる工程とを含む事を特徴とする
半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24143983A JPS60133740A (ja) | 1983-12-21 | 1983-12-21 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24143983A JPS60133740A (ja) | 1983-12-21 | 1983-12-21 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60133740A true JPS60133740A (ja) | 1985-07-16 |
Family
ID=17074320
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24143983A Pending JPS60133740A (ja) | 1983-12-21 | 1983-12-21 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60133740A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5976952A (en) * | 1997-03-05 | 1999-11-02 | Advanced Micro Devices, Inc. | Implanted isolation structure formation for high density CMOS integrated circuits |
| US6027984A (en) * | 1996-06-12 | 2000-02-22 | Micron Technology, Inc. | Method for growing oxide |
| US6127242A (en) * | 1994-02-10 | 2000-10-03 | Micron Technology, Inc. | Method for semiconductor device isolation using oxygen and nitrogen ion implantations to reduce lateral encroachment |
-
1983
- 1983-12-21 JP JP24143983A patent/JPS60133740A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6127242A (en) * | 1994-02-10 | 2000-10-03 | Micron Technology, Inc. | Method for semiconductor device isolation using oxygen and nitrogen ion implantations to reduce lateral encroachment |
| US6027984A (en) * | 1996-06-12 | 2000-02-22 | Micron Technology, Inc. | Method for growing oxide |
| US6333243B1 (en) | 1996-06-12 | 2001-12-25 | Micron Technology, Inc. | Method for growing field oxide to minimize birds' beak length |
| US5976952A (en) * | 1997-03-05 | 1999-11-02 | Advanced Micro Devices, Inc. | Implanted isolation structure formation for high density CMOS integrated circuits |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4110899A (en) | Method for manufacturing complementary insulated gate field effect transistors | |
| JPH0352224B2 (ja) | ||
| JPS58220445A (ja) | 半導体集積回路の製造方法 | |
| JPH02219253A (ja) | 半導体集積回路装置の製造方法 | |
| JP3077760B2 (ja) | 固相拡散方法 | |
| JPS60133740A (ja) | 半導体装置の製造方法 | |
| US4473940A (en) | Method of producing a semiconductor device | |
| JPS603158A (ja) | 電界効果トランジスタの形成方法 | |
| JPS58220443A (ja) | 半導体装置の製造方法 | |
| JPS5940571A (ja) | 半導体装置 | |
| JPH0481327B2 (ja) | ||
| JPS603157A (ja) | 半導体装置の製造方法 | |
| JPH0316150A (ja) | 半導体素子の製造方法 | |
| JPS6150371A (ja) | 半導体記憶装置及びその製造方法 | |
| JPS6316672A (ja) | 半導体素子の製造方法 | |
| JPS6384161A (ja) | 半導体装置の製造方法 | |
| JPH0247853B2 (ja) | ||
| JPS59105366A (ja) | Ｍｏｓ型トランジスタの製造方法 | |
| JPS586135A (ja) | 半導体装置の製造方法 | |
| JPS62112376A (ja) | 半導体装置 | |
| JPS6089940A (ja) | 半導体装置の製造方法 | |
| JPH01123471A (ja) | 半導体装置の製造方法 | |
| JPS5961177A (ja) | 半導体装置の製造方法 | |
| JPS59186374A (ja) | 半導体装置の製法 | |
| JPS58112367A (ja) | 半導体装置 |