JPS60126894A - リ−ド群の接続方法 - Google Patents
リ−ド群の接続方法Info
- Publication number
- JPS60126894A JPS60126894A JP23530183A JP23530183A JPS60126894A JP S60126894 A JPS60126894 A JP S60126894A JP 23530183 A JP23530183 A JP 23530183A JP 23530183 A JP23530183 A JP 23530183A JP S60126894 A JPS60126894 A JP S60126894A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- lead
- electrode
- lead group
- leads
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Manufacturing Of Electrical Connectors (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は半導体素子等の高密度、薄型、小型の実装にお
けるリード接続の製造方法および、ディスプレイパネル
の電極と外部リード接続の製造方法に関するものである
。
けるリード接続の製造方法および、ディスプレイパネル
の電極と外部リード接続の製造方法に関するものである
。
従来例の構成とその問題点
近年、ＩＣ，ＬＳＩ等の半導体素子は各種の家庭電化製
品、産業用機器の分野へ導入されている。
品、産業用機器の分野へ導入されている。
これら家庭電化製品、産業用機器は、省資源化、省電力
化のためにあるいは利用範囲を拡大させるそめに、多機
能化、小型化、薄型化のいわゆるポータプル化が促進さ
れてきている。
化のためにあるいは利用範囲を拡大させるそめに、多機
能化、小型化、薄型化のいわゆるポータプル化が促進さ
れてきている。
半導体素子においてもポータプル化に対応するそめに、
パッケージングの小型化、薄型化が要求玉れてきている
。拡散工程、電極配線工程の終了したシリコンスライス
は半導体素子単位のチップに切断され、チップの周辺に
設けられたアルミ電極端子から外部端子へ電極リードを
取出して取扱いやすくしまた機械的保護のためにパッケ
ージングされる。通常、これら半導体素子のパッケージ
ングには、ＤＩＬ、チップキャリヤ、フリップチップ、
フィルムキャリヤ方式等が用いられているが、いづれの
方式も、半導体素子に対し高額なん材料を用いるか、も
しくは、蒸着、フォトエツチング、メッキ処理等の複雑
な工程を用いるため、この工程でのコストが高くなるも
のであった。更にまた、これら処理を行なった半導体素
子の電極と外部リードとを接続させるために、高温・高
圧下で合金を形成させる必要があるから、高温・高圧を
発生させる設備を必要とするばかりでなく、この高温・
高圧のために前記半導体素子も、熱および機械的応力を
受け、特性を損傷することがあった。
パッケージングの小型化、薄型化が要求玉れてきている
。拡散工程、電極配線工程の終了したシリコンスライス
は半導体素子単位のチップに切断され、チップの周辺に
設けられたアルミ電極端子から外部端子へ電極リードを
取出して取扱いやすくしまた機械的保護のためにパッケ
ージングされる。通常、これら半導体素子のパッケージ
ングには、ＤＩＬ、チップキャリヤ、フリップチップ、
フィルムキャリヤ方式等が用いられているが、いづれの
方式も、半導体素子に対し高額なん材料を用いるか、も
しくは、蒸着、フォトエツチング、メッキ処理等の複雑
な工程を用いるため、この工程でのコストが高くなるも
のであった。更にまた、これら処理を行なった半導体素
子の電極と外部リードとを接続させるために、高温・高
圧下で合金を形成させる必要があるから、高温・高圧を
発生させる設備を必要とするばかりでなく、この高温・
高圧のために前記半導体素子も、熱および機械的応力を
受け、特性を損傷することがあった。
一方、液晶ディスプレイパネルや、ＥＬディスプレイパ
ネルの電極は、一般にガラス板にＳ ｎ Ｏ２゜ＩＴＯ
等の導電膜で形成され、したがって駆動回路へ電極的に
接続するためには、駆動回路から延在したフレキシブル
基板を機械的に前記ディスプレイの電極に圧接するか、
もしくは前記電極上にＮｉ−Ａｕ、Ｃｒ−Ａｕ２等の金
属膜を形成しチオき、これと前記フレキシブル基板とを
半田づけ固定する方法が用いられた。しかしながら、圧
接する方法においては、バネ材等の圧接手段が必要とな
り、ディスプレイの小型、薄型化を実現することができ
ない。また、ディスプレイの電極上に金属膜を形成する
方法は、前述した半導体素子の例と同じく、材料や、設
備がおおがかりとなり、この工程でのコスト高を招くも
のである。
ネルの電極は、一般にガラス板にＳ ｎ Ｏ２゜ＩＴＯ
等の導電膜で形成され、したがって駆動回路へ電極的に
接続するためには、駆動回路から延在したフレキシブル
基板を機械的に前記ディスプレイの電極に圧接するか、
もしくは前記電極上にＮｉ−Ａｕ、Ｃｒ−Ａｕ２等の金
属膜を形成しチオき、これと前記フレキシブル基板とを
半田づけ固定する方法が用いられた。しかしながら、圧
接する方法においては、バネ材等の圧接手段が必要とな
り、ディスプレイの小型、薄型化を実現することができ
ない。また、ディスプレイの電極上に金属膜を形成する
方法は、前述した半導体素子の例と同じく、材料や、設
備がおおがかりとなり、この工程でのコスト高を招くも
のである。
発明の目的
本発明はこのような従来の問題に鑑み、半導体素子や、
ディスズ１／イパネルの電極とリードとの接続を、金属
膜の形成や圧接の方法によらず、より簡便な方法で安価
なリード接続方法を提供することを目的とする。
ディスズ１／イパネルの電極とリードとの接続を、金属
膜の形成や圧接の方法によらず、より簡便な方法で安価
なリード接続方法を提供することを目的とする。
発明の構成
本発明は、半導体素子やディスプレイの電極とリードと
を圧接し、これを光硬化性樹脂で覆い硬化せしめ、これ
により、前記電極とリードとを電気的に接続する安価な
リード接続を可能とするものである。
を圧接し、これを光硬化性樹脂で覆い硬化せしめ、これ
により、前記電極とリードとを電気的に接続する安価な
リード接続を可能とするものである。
実施例の説明
第１図で本発明の実施例のひとつを説明する。
基板１に形成した電極２とリード３とを位置合わせしく
第１図ａ）、圧接する（第１図ｂ）。しかるのち前記基
板１上の電極２およびリード３を含めて光硬化性樹脂４
で覆い、紫外光５を照射せしめて硬化せしめる。光硬化
性樹脂４の硬化により基板１の電極２とリード３の圧接
した領域は、樹脂で少なくとも永久的に固定されること
になるから、電気的に接続を完了することになる。本発
明では単にリードと基板の電極とを圧接し、光硬化性樹
脂で硬化せしめるだけで良いから、著るしぐ簡単に、し
かも大がかりな設備を必要としない。
第１図ａ）、圧接する（第１図ｂ）。しかるのち前記基
板１上の電極２およびリード３を含めて光硬化性樹脂４
で覆い、紫外光５を照射せしめて硬化せしめる。光硬化
性樹脂４の硬化により基板１の電極２とリード３の圧接
した領域は、樹脂で少なくとも永久的に固定されること
になるから、電気的に接続を完了することになる。本発
明では単にリードと基板の電極とを圧接し、光硬化性樹
脂で硬化せしめるだけで良いから、著るしぐ簡単に、し
かも大がかりな設備を必要としない。
基板１上の電極２は、基板１が半導体素子の場合、０．
６＝１μｍの厚さのアルミニウムやＡｕで構成され、電
極の寸法は３０μｍ〜１５０μｍである。また、リード
は、例えばフィルムキャリヤの如くのＣｕ箔をエツチン
グ加工したＳｎメッキやＡｕメッキ処理したリード群を
用いればよい。
６＝１μｍの厚さのアルミニウムやＡｕで構成され、電
極の寸法は３０μｍ〜１５０μｍである。また、リード
は、例えばフィルムキャリヤの如くのＣｕ箔をエツチン
グ加工したＳｎメッキやＡｕメッキ処理したリード群を
用いればよい。
基板１がＫＬや液晶ディスプレイパネルの場合電極２は
Ｓ ｎｏ２． Ｉ Ｔ Ｏ等の導電膜で形成され、リー
ド３は、ポリイミドフィルム、ガラス人りエポキシフィ
ルムに電極２のパターンと相対応する様にＣｕ箔による
パターンが形成されている。また、光硬化性樹脂は、電
極２とリード３とを圧接した状態で光硬化性樹脂を塗布
または滴下せしめ、紫外光もしくは遠紫外光を照射する
。光硬化性樹脂４の滴下または塗布の他の方法は第２図
に示す様に、透明な有機又は無機の板６に、光硬化性樹
脂４を耐着させておき（第２図ａ）、これを基板１の表
面に圧接し、紫外光または遠紫外光５を照射させてもよ
い。透明な板６は、プラスチック。
Ｓ ｎｏ２． Ｉ Ｔ Ｏ等の導電膜で形成され、リー
ド３は、ポリイミドフィルム、ガラス人りエポキシフィ
ルムに電極２のパターンと相対応する様にＣｕ箔による
パターンが形成されている。また、光硬化性樹脂は、電
極２とリード３とを圧接した状態で光硬化性樹脂を塗布
または滴下せしめ、紫外光もしくは遠紫外光を照射する
。光硬化性樹脂４の滴下または塗布の他の方法は第２図
に示す様に、透明な有機又は無機の板６に、光硬化性樹
脂４を耐着させておき（第２図ａ）、これを基板１の表
面に圧接し、紫外光または遠紫外光５を照射させてもよ
い。透明な板６は、プラスチック。
アクリル、エポキシ、ポリイミド、テフロン等の有機材
料や、ガラス板等の無機材料で構成されるものである。
料や、ガラス板等の無機材料で構成されるものである。
次に他の実施例について説明する。
第３図（ａ）は、電極２とリード３との間に、導電性接
着剤１ｏを介在させた構成であって、この構成であれば
、更に良好な接続が得られるものである。また第３図（
１））は、リード３に突起１１を形成したもので、基板
１の端部とリード３の間隙Ａが、著るしく接近し、電気
的に短絡することを防止するものである。第３図（Ｃ）
はり一ド３０表面に小さい凹凸を形成し、電極２との接
触量を増加せしめ、良好々接続を得んとするものである
。
着剤１ｏを介在させた構成であって、この構成であれば
、更に良好な接続が得られるものである。また第３図（
１））は、リード３に突起１１を形成したもので、基板
１の端部とリード３の間隙Ａが、著るしく接近し、電気
的に短絡することを防止するものである。第３図（Ｃ）
はり一ド３０表面に小さい凹凸を形成し、電極２との接
触量を増加せしめ、良好々接続を得んとするものである
。
また第４図は、リードに突起１１を形成し、電極２との
間に低融点金属又は導電性接着剤１２を介在させ（−）
、光硬化性樹脂４で硬化し、固定させたものである（ｂ
）。前記低融点金属は、電極２と合金化しやすい材料か
もしくはＩｎ、 ＩｎＧａ 、 Ｐｂ 。
間に低融点金属又は導電性接着剤１２を介在させ（−）
、光硬化性樹脂４で硬化し、固定させたものである（ｂ
）。前記低融点金属は、電極２と合金化しやすい材料か
もしくはＩｎ、 ＩｎＧａ 、 Ｐｂ 。
Ｐｂ−３ｎ等の低温度で融ける材料を用いればよい。
この様な材料にあっては、仮に光硬化性樹脂が高温状態
で膨潤したとしても、との膨潤した分だけ前記低融点金
属が軟化した状態で追従するから、電極とリードとの接
続点の抵抗が著るしく大きくなったり、開放状態になっ
たシすることがない。
で膨潤したとしても、との膨潤した分だけ前記低融点金
属が軟化した状態で追従するから、電極とリードとの接
続点の抵抗が著るしく大きくなったり、開放状態になっ
たシすることがない。
リード３の突起１１の面に前記低融点金属もしくは導電
性接着剤１２を設けた構成であって、この構成にあって
は、リード３の突起１１のみに前記低融点金属もしくは
導電性接着剤１２を形成すれば良いから、材料の無駄が
ない。
性接着剤１２を設けた構成であって、この構成にあって
は、リード３の突起１１のみに前記低融点金属もしくは
導電性接着剤１２を形成すれば良いから、材料の無駄が
ない。
また、光硬化性樹脂はシリコーン系、フェノール系、エ
ポキシ系、ポリイミド系もしくはブタジェン系の材料で
構成されるものである。
ポキシ系、ポリイミド系もしくはブタジェン系の材料で
構成されるものである。
発明の効果
（１）本発明の構成であれば、従来必要であった、半導
体素子の電極やディスプレイパネルの電極への金属膜の
形成工程および、これらを形成するための高額の設備が
不要であるから、リード接続のだめのコストが安価にな
るばかりか、半導体素子やディスプレイパネルの製造歩
留りも向上する。
体素子の電極やディスプレイパネルの電極への金属膜の
形成工程および、これらを形成するための高額の設備が
不要であるから、リード接続のだめのコストが安価にな
るばかりか、半導体素子やディスプレイパネルの製造歩
留りも向上する。
（２） リードと基板上の電極とを圧接し、これら表面
を光硬化性樹脂で覆い固定させる一方、前記光硬化性樹
脂が前記リードと基板上の電極および基板表面の保護膜
樹脂としての機能を有するから、従来のリードと電極と
を接続する工程。
を光硬化性樹脂で覆い固定させる一方、前記光硬化性樹
脂が前記リードと基板上の電極および基板表面の保護膜
樹脂としての機能を有するから、従来のリードと電極と
を接続する工程。
保護樹脂を塗布する工程とが同時に形成でき、設備や、
工程数が削減できる。したがって、接続のコストが著る
しく安価になる。
工程数が削減できる。したがって、接続のコストが著る
しく安価になる。
（３）従来、必要であった接続工程での加熱治具（ボン
ディングツール）が不用であるから、半導体素子の基板
やディスプレイパネルのガラス板に対し、熱ストレスや
過剰な圧力が印加されないから、熱・圧力の応力が加わ
らず、半導体素子やディスプレイパネルを損傷すること
がない。
ディングツール）が不用であるから、半導体素子の基板
やディスプレイパネルのガラス板に対し、熱ストレスや
過剰な圧力が印加されないから、熱・圧力の応力が加わ
らず、半導体素子やディスプレイパネルを損傷すること
がない。
（４）従来方式であると基板上の電極の金属膜とリード
とを接続する際、合金化を促進するために、前記基板上
の電極の金属膜の巾はリードの巾よりも大きく形成され
なければならない。とのために、電極間隔を狭くするこ
とに対し、制約が発生し、一定収上の狭ピンチに対し、
対応でき力いものであった。しかしながら本発明では、
電極とリードとを一対一の巾で構成し、圧接するのみで
良いから、上記問題となった狭ピンチへの対応が著るし
く容易となるものである。
とを接続する際、合金化を促進するために、前記基板上
の電極の金属膜の巾はリードの巾よりも大きく形成され
なければならない。とのために、電極間隔を狭くするこ
とに対し、制約が発生し、一定収上の狭ピンチに対し、
対応でき力いものであった。しかしながら本発明では、
電極とリードとを一対一の巾で構成し、圧接するのみで
良いから、上記問題となった狭ピンチへの対応が著るし
く容易となるものである。
第１図（ａ）〜（ｃ）は本発明の一実施例のリード接続
工程を示す断面図、第２図（ａ）、のべ第４図（ａ）
、 （ｂ）は本発明の他の実施例のリード接続工程の断
面図、第３図０〜（ｃ）は本発明による接続状態の断面
図である。 １・・・・・・基板、２・・・・・電極、３・・・・リ
ード、４・・・・光硬化性樹脂、１１・・・・・・突起
、１２・・・・・凹凸。 代理人の氏名 弁理士 中 尾 敏 男 はが１名第
１ 図 ３ １ 第２図 第 ３１！ｌ 第 ４１１ Ｉ ？ ｌ
工程を示す断面図、第２図（ａ）、のべ第４図（ａ）
、 （ｂ）は本発明の他の実施例のリード接続工程の断
面図、第３図０〜（ｃ）は本発明による接続状態の断面
図である。 １・・・・・・基板、２・・・・・電極、３・・・・リ
ード、４・・・・光硬化性樹脂、１１・・・・・・突起
、１２・・・・・凹凸。 代理人の氏名 弁理士 中 尾 敏 男 はが１名第
１ 図 ３ １ 第２図 第 ３１！ｌ 第 ４１１ Ｉ ？ ｌ
Claims (1)
- 【特許請求の範囲】 ０）リード群と基板上の電極とを圧接し、光硬化 。 性樹脂で少なくとも前記リード群と基板上の電極とを覆
った後、前記樹脂を光硬化させることを特徴とするリー
ド群の接続方法。 （２）リード群と基板上の電極との間に、導電性接着剤
または低融点金属を介在させたことを特徴とする特許請
求の範囲第１項記載のリード群の接続方法。 （３）基板上の電極と接するリード群の領域に凸部を形
成したことを特徴とする特許請求の範囲第１項記載のリ
ード群の接続方法。 （４）基板上の電極と接するリード群の領域の表面に凹
凸を形成したことを特徴とする特許請求の範囲第１項記
載のリード群の接続方法。 （６）基板上の電極と相対するリード側に低融点金属が
形成されていることを特徴とする特許請求の範囲第１項
記載のリード群の接続方法。 （６）基板上の光硬化性樹脂上に有機または無機薄板を
設けたことを特徴とする特許請求の範囲第１項記載のリ
ード群の接続方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23530183A JPS60126894A (ja) | 1983-12-13 | 1983-12-13 | リ−ド群の接続方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23530183A JPS60126894A (ja) | 1983-12-13 | 1983-12-13 | リ−ド群の接続方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60126894A true JPS60126894A (ja) | 1985-07-06 |
Family
ID=16984084
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23530183A Pending JPS60126894A (ja) | 1983-12-13 | 1983-12-13 | リ−ド群の接続方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60126894A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014116177A (ja) * | 2012-12-10 | 2014-06-26 | Volvo Lastvagnar Aktiebolag | 端子の保護構造及び保護方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6088984A (ja) * | 1983-10-22 | 1985-05-18 | アルプス電気株式会社 | 液晶表示素子の端子接続方法 |
-
1983
- 1983-12-13 JP JP23530183A patent/JPS60126894A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6088984A (ja) * | 1983-10-22 | 1985-05-18 | アルプス電気株式会社 | 液晶表示素子の端子接続方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014116177A (ja) * | 2012-12-10 | 2014-06-26 | Volvo Lastvagnar Aktiebolag | 端子の保護構造及び保護方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR900008665B1 (ko) | 반도체장치의 제조방법 | |
| EP0332402B1 (en) | Connection construction and method of manufacturing the same | |
| US5561323A (en) | Electronic package with thermally conductive support member having a thin circuitized substrate and semiconductor device bonded thereto | |
| US5773884A (en) | Electronic package with thermally conductive support member having a thin circuitized substrate and semiconductor device bonded thereto | |
| JPS60262430A (ja) | 半導体装置の製造方法 | |
| JPH0541404A (ja) | 熱硬化性樹脂シート及びそれを用いた半導体素子の実装方法 | |
| US5123986A (en) | Conductive connecting method | |
| JPS616833A (ja) | 実装体の製造方法 | |
| JPS58207645A (ja) | 半導体装置 | |
| US4380566A (en) | Radiation protection for integrated circuits utilizing tape automated bonding | |
| US6818542B2 (en) | Tape circuit board and semiconductor chip package including the same | |
| JPS60126894A (ja) | リ−ド群の接続方法 | |
| JP2002026071A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JPH01192125A (ja) | 半導体装置の実装構造 | |
| JPS61180465A (ja) | リ−ド接続方法 | |
| JP2004288815A (ja) | 半導体装置及びその製造方法 | |
| JP3031134B2 (ja) | 電極の接続方法 | |
| JPH02222598A (ja) | 半導体装置モジュール | |
| JP2523641B2 (ja) | 半導体装置 | |
| JP2841822B2 (ja) | 混成集積回路の製造方法 | |
| JPH04162734A (ja) | 半導体装置及びその形成方法 | |
| JP2001284387A (ja) | 半導体装置とその製造方法ならびに半導体装置の実装構造 | |
| JPH06203642A (ja) | 異方導電性フィルム及びフィルム状配線体 | |
| JPH0982752A (ja) | 半導体装置 | |
| JPH11330143A (ja) | 半導体装置およびその製造方法 |