JPS60120415A - バックアップ回路 - Google Patents
バックアップ回路Info
- Publication number
- JPS60120415A JPS60120415A JP22687083A JP22687083A JPS60120415A JP S60120415 A JPS60120415 A JP S60120415A JP 22687083 A JP22687083 A JP 22687083A JP 22687083 A JP22687083 A JP 22687083A JP S60120415 A JPS60120415 A JP S60120415A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- battery
- zener diode
- zener
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
- H02J7/00—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries
- H02J7/34—Parallel operation in networks using both storage and other dc sources, e.g. providing buffering
- H02J7/35—Parallel operation in networks using both storage and other dc sources, e.g. providing buffering with light sensitive cells
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Continuous-Control Power Sources That Use Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明は、バックアップ回路に関し、特にＶＴＲ尋の機
器を動作させるパック９を利用して、消費電流の微少な
メモリ等の電源とし、かつ前記バッテリの電圧が低下し
ても、前記メモリ等の電源電圧に影響を与えないバック
アップ回路に関する。
器を動作させるパック９を利用して、消費電流の微少な
メモリ等の電源とし、かつ前記バッテリの電圧が低下し
ても、前記メモリ等の電源電圧に影響を与えないバック
アップ回路に関する。
オ１図は、従来のバックアップ回路の一例を示す回路図
である。
である。
同図において、１はＶＴＲ等の機器を動作させるバッテ
リ、２は負荷抵抗、３はツェナーダイオード、４はベー
ス抵抗、５はトランジスタ、６は前記ＶＴＲ等の機器に
内蔵されているメモリ等の被バックアップ回路である。
リ、２は負荷抵抗、３はツェナーダイオード、４はベー
ス抵抗、５はトランジスタ、６は前記ＶＴＲ等の機器に
内蔵されているメモリ等の被バックアップ回路である。
この様な従来のバックアップ回路では、例えばパック９
１の電圧、すなわち、点ａでの電圧を１２ｖ１被バ，ク
ア，プ回路６に印加される電圧、すなわち点Ｃでのパッ
クアップ電圧を３Ｖとし之場合には、ツェナーダイオー
ドのツエナ−′電圧は、はぼ３Ｖに設定されるのが一般
的である。
１の電圧、すなわち、点ａでの電圧を１２ｖ１被バ，ク
ア，プ回路６に印加される電圧、すなわち点Ｃでのパッ
クアップ電圧を３Ｖとし之場合には、ツェナーダイオー
ドのツエナ−′電圧は、はぼ３Ｖに設定されるのが一般
的である。
したがって、牙１図の回路においても、ツェナーダイオ
ード６には、ツェナー電圧がバックアップ電圧と等しい
３ｖのものが使用されている。
ード６には、ツェナー電圧がバックアップ電圧と等しい
３ｖのものが使用されている。
ところで、このようなツェナーダイオード３を用いた第
１図のバックアップ回路では、ツェナーダイオード３の
逆方向印加電圧が、ノ（ツクアップ電圧と等しい３Ｖに
なるまで該ツェナーダイオード６は力、トオフとならな
い。すなわち、パッチ９１の電圧が、定格電圧の１２Ｖ
以下となっても、ツェナーダイオード３は、なおも大き
な放電を続けることＫなる。
１図のバックアップ回路では、ツェナーダイオード３の
逆方向印加電圧が、ノ（ツクアップ電圧と等しい３Ｖに
なるまで該ツェナーダイオード６は力、トオフとならな
い。すなわち、パッチ９１の電圧が、定格電圧の１２Ｖ
以下となっても、ツェナーダイオード３は、なおも大き
な放電を続けることＫなる。
この結果、この第１図のバックアップ回路では、バッテ
リ１の寿命がよシ一層短くなるという欠点があった。
リ１の寿命がよシ一層短くなるという欠点があった。
本発明の目的は、前記した従来技術の欠点をなくシ、バ
ッテリが定格電圧以下となった時に、 ３ 。
ッテリが定格電圧以下となった時に、 ３ 。
おける該バッテリの放電電流をできるだけ減少させ、そ
の結果、バッテリの寿命を比較的長くすることができる
バックアップ回路を提供するＫある。
の結果、バッテリの寿命を比較的長くすることができる
バックアップ回路を提供するＫある。
本発明の特徴は、前記第１図において、ツェナーダイオ
ードを、バッテリの定格電圧の下限よりやや低いツェナ
ー電圧を有するものとし、かつ該ツェナーダイオードの
カソード側の電位を、抵抗値の大きな２個の分圧用抵抗
で分圧してトランジスタのペースに印加する様圧し、そ
の結果バッテリの電圧が前記ツェナー１圧以下に低下し
た場合の該パッチ９の放電電流を、従来のバックアップ
回路に比べ、減少させる様にした点にある。
ードを、バッテリの定格電圧の下限よりやや低いツェナ
ー電圧を有するものとし、かつ該ツェナーダイオードの
カソード側の電位を、抵抗値の大きな２個の分圧用抵抗
で分圧してトランジスタのペースに印加する様圧し、そ
の結果バッテリの電圧が前記ツェナー１圧以下に低下し
た場合の該パッチ９の放電電流を、従来のバックアップ
回路に比べ、減少させる様にした点にある。
以下、本発明を図面を用いて説明する。
第２図は、本発明のパックア、プ回路の一実施例を示す
回路図である。同図において、第１図と同一符号は同−
物又は同等物を示す。７は負荷抵抗、８はツェナーダイ
オード、 ９．１０は分圧用抵抗である。
回路図である。同図において、第１図と同一符号は同−
物又は同等物を示す。７は負荷抵抗、８はツェナーダイ
オード、 ９．１０は分圧用抵抗である。
本実施例では、まずツェナーダイオード８として、その
ツェナー電圧がパッチ９１の定格電圧の下限よ勺やや低
い電圧のものを用いる。
ツェナー電圧がパッチ９１の定格電圧の下限よ勺やや低
い電圧のものを用いる。
又、ペース抵抗４を介して、トランジスタ５０ペースに
印加されるペース電圧は、前記ツェナーダイオード８の
カソード側の電圧を、２１ｖＡの分圧用抵抗９．１０で
分圧して得るようにしている。
印加されるペース電圧は、前記ツェナーダイオード８の
カソード側の電圧を、２１ｖＡの分圧用抵抗９．１０で
分圧して得るようにしている。
ところで、このトランジスタ５のペース電流（入力電流
）は、被バックアップ回路への電流（出力電流）を該ト
ランジスタ５の電流増幅率ｈｆｅで割って得られる値の
ものであるから、微少なものとなる。このことは、とシ
もなおさず、２個の分圧用抵抗９．１０の抵抗値は大き
く設定できることを意味する。
）は、被バックアップ回路への電流（出力電流）を該ト
ランジスタ５の電流増幅率ｈｆｅで割って得られる値の
ものであるから、微少なものとなる。このことは、とシ
もなおさず、２個の分圧用抵抗９．１０の抵抗値は大き
く設定できることを意味する。
このような条件の下において、パッチ９１の電圧が徐々
に減じて行き一定格電圧の下限よｐやや下回シ、ツェナ
ーダイオード８のツェナー・ ４ ・ 電圧よ）も低くなると、該ツェナーダイオード８は力、
トオフとなシ、この結果、ツェナー電流は流れなくなる
。すなわち、ツェナーダイオード８を介しての放電は、
行なわれなくなる。
に減じて行き一定格電圧の下限よｐやや下回シ、ツェナ
ーダイオード８のツェナー・ ４ ・ 電圧よ）も低くなると、該ツェナーダイオード８は力、
トオフとなシ、この結果、ツェナー電流は流れなくなる
。すなわち、ツェナーダイオード８を介しての放電は、
行なわれなくなる。
ところで、このような状態においては、バッテリ１から
の電流は、土圧、被バックアップ回路６と、２個の分圧
用抵抗９．１０を介して放電されることになる。つまシ
、バッテリ１の電圧が、ツェナー電圧を下回るような状
態では、ツェナーダイオード８は完全にカットオフとな
シ、トランジスタ５の所定のペース電圧を得る為の放電
は、もっばら前述した抵抗値の大きな２個の分圧用抵抗
９．１０を介して行なわれるようになる。
の電流は、土圧、被バックアップ回路６と、２個の分圧
用抵抗９．１０を介して放電されることになる。つまシ
、バッテリ１の電圧が、ツェナー電圧を下回るような状
態では、ツェナーダイオード８は完全にカットオフとな
シ、トランジスタ５の所定のペース電圧を得る為の放電
は、もっばら前述した抵抗値の大きな２個の分圧用抵抗
９．１０を介して行なわれるようになる。
したがって、この時の放電電流の量は、第１図の従来例
において、バッテリ１の電圧が、該バッテリ１の定格電
圧の下限よシやや低い電位になった時のツェナーダイオ
ード３を介する放電電流の量に比べて、はるかに減少す
ることは明らかである。
において、バッテリ１の電圧が、該バッテリ１の定格電
圧の下限よシやや低い電位になった時のツェナーダイオ
ード３を介する放電電流の量に比べて、はるかに減少す
ることは明らかである。
以上の説明から明らかなように、本発明によれば、バッ
テリの電圧が定格電圧の下限よりやや低下した場合での
バッテリの放電電流を、従来のバックアップ回路に比べ
て、減少させることができる結果、該バッテリの寿命を
比較的長くすることがでよる効果がある。
テリの電圧が定格電圧の下限よりやや低下した場合での
バッテリの放電電流を、従来のバックアップ回路に比べ
て、減少させることができる結果、該バッテリの寿命を
比較的長くすることがでよる効果がある。
又、本発明圧よれば、前記効果を抵抗値の大きな２個の
分圧用抵抗を付加するのみで実現することができる為、
コスト的にも安価で実現可能となる。
分圧用抵抗を付加するのみで実現することができる為、
コスト的にも安価で実現可能となる。
第１図は従来のバックアップ回路の一例を示す回路図、
第２図は本発明の一実施例を示す回路図である。 １・・・バッテリ、４・・・ペース抵抗、５・・・トラ
ンジスタ、６・・・被バ、クア、プ回路、７・・・負荷
抵抗、８・・・ツェナーダイオード、９．１０・・・分
圧用−ア 壷 第１閃 躬２０ 手続補正書（自発） 事件の表示 昭和５８ 年特許願第２２１！？７ρ 号発明の名称
バックアップ回路 補正をする者 事件との関係 特許出願人 名 称 （５１０１株式会Ｈ日 立 製 作 所代 理
人 補正の対象 図面（第１図、第２図） 補正の内容 別紙の通り ち増岬シ コ Ｖ≧コ 第２図
第２図は本発明の一実施例を示す回路図である。 １・・・バッテリ、４・・・ペース抵抗、５・・・トラ
ンジスタ、６・・・被バ、クア、プ回路、７・・・負荷
抵抗、８・・・ツェナーダイオード、９．１０・・・分
圧用−ア 壷 第１閃 躬２０ 手続補正書（自発） 事件の表示 昭和５８ 年特許願第２２１！？７ρ 号発明の名称
バックアップ回路 補正をする者 事件との関係 特許出願人 名 称 （５１０１株式会Ｈ日 立 製 作 所代 理
人 補正の対象 図面（第１図、第２図） 補正の内容 別紙の通り ち増岬シ コ Ｖ≧コ 第２図
Claims (2)
- （１） バッテリと被バックアップ回路との間に接続さ
れているトランジスタと、ａｍ６パ、テリの電圧を所望
の電位忙して前記トランジスタのペースに印加するツェ
ナーダイオードとを有するバックアップ回路において、
前記ツェナーダイオードのツェナー電圧を前記バッテリ
の定格電圧の下限よりやや低い′電位とし、かつ該ツェ
ナーダイオードのカソード側の電位を抵抗値の大きな２
個の分圧用抵抗で分圧して前記トランジスタのベースに
印加するようにしたことを特徴とするバックアップ回路
。 - （２） バッテリとツェナーダイオード間に負荷抵抗を
、２個の分圧用抵抗とトランジスタのペース間にベース
抵抗をそれぞれ配設したことを特徴とする特許 のバックアップ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22687083A JPS60120415A (ja) | 1983-12-02 | 1983-12-02 | バックアップ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22687083A JPS60120415A (ja) | 1983-12-02 | 1983-12-02 | バックアップ回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60120415A true JPS60120415A (ja) | 1985-06-27 |
Family
ID=16851858
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22687083A Pending JPS60120415A (ja) | 1983-12-02 | 1983-12-02 | バックアップ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60120415A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005352683A (ja) * | 2004-06-09 | 2005-12-22 | Pioneer Electronic Corp | 電源装置及び電源制御方法 |
-
1983
- 1983-12-02 JP JP22687083A patent/JPS60120415A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005352683A (ja) * | 2004-06-09 | 2005-12-22 | Pioneer Electronic Corp | 電源装置及び電源制御方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS58140649A (ja) | 電圧検出回路 | |
| US5475332A (en) | Power source circuit | |
| JPS60120415A (ja) | バックアップ回路 | |
| JPH0475533B2 (ja) | ||
| JPH1070837A (ja) | 電源バックアップ用キャパシタの充放電回路 | |
| JPS6338694Y2 (ja) | ||
| JPS6073720A (ja) | ランダムアクセスメモリのスタンバイモ−ド切替回路 | |
| JPS595325A (ja) | メモリ保持電圧検出回路 | |
| JP3507164B2 (ja) | 電子機器類の電源供給回路 | |
| JP2701266B2 (ja) | 電子機器 | |
| JPH0412643B2 (ja) | ||
| JPS5838435Y2 (ja) | リセット信号発生回路 | |
| JPS596733A (ja) | 浮動充電装置 | |
| JPH0333170Y2 (ja) | ||
| JPH07234799A (ja) | ラッチアップ保護回路 | |
| JPH0318269A (ja) | プリチヤージ回路 | |
| JPH0122367Y2 (ja) | ||
| JPH07234746A (ja) | マイクロプロセッサの電源バックアップ回路 | |
| JPS6019313A (ja) | 高出力用集積回路の出力トランジスタ保護回路 | |
| JPH0441371Y2 (ja) | ||
| JPS6395825A (ja) | バツクアツプ電源回路 | |
| JPS61290516A (ja) | コンデンサバツクアツプ回路 | |
| JPS5850020A (ja) | 短絡保護付定電圧回路 | |
| JPS5999942A (ja) | メモリ電池のバツクアツプ調整法 | |
| JPS6188652A (ja) | 電話端末機の電源供給方式 |