JPS60119775A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［技術分野］ この発明は、半導体技術さらには半導体集積回路に適用
して有効な技術に関するもので、例えば半導体集積回路
におけるバイポーラ１〜ランジスタの形成に利用して有
効な技術に関する。

［背景技術］ 第１図に従来のバイポーラ集積回路におけるバイポーラ
トランジスタの一般的な構造を示す。図において、符号
Ｂ、Ｅ、Ｃで示されるのが半導体基板Ｐ−８ＵＢの主面
上に形成されたベース領域とエミッタ領域およびコレク
タ領域の引出し口となる拡散層である。このような１〜
ランジスタ構造は、例えば日経エレク１−ロニクス１９
８１年９月２８日号（Ｎｏ、２７４）１２２頁等におい
て公知である。

上記のようなトランジスタ構造においては、所望のトラ
ンジスタ特性（良好な高周波特性等）を得るため、ベー
ス領域となるＰ＋型拡散層Ｂを浅く形成したい場合があ
る。

そこで、本発明者は、ベース領域となる部分に、その上
に形成された酸化膜を介してＰ型不純物のイオン、打込
みを行ない熱拡散させることにより、深さの制御性のす
ぐれたベース領域を形成する方法を考えた。

また、ベース領域のシャロー化に伴なって、エミッタ領
域も浅く形成してやる必要がある。ところが、エミッタ
領域が浅く（３μｍ以下に）なると、その上にコンタク
トホールを形成してアルミ電極を形成させたときに、ア
ルミとシリコンが反応して形成されるアロイピッ１−に
よってエミッタ・ベース間が短絡されてしまうおそれが
ある。

そこで、本発明者は、エミッタ領域上の酸化膜にコンタ
ク１へホールを形成してからポリシリコン（多結晶シリ
コン）電極を形成し、このポリシリコン電極の」二にア
ルミ電極を形成させることによって、アロイピッ１−に
よるエミッタ・ベース間の短絡をＩＩＪｊ止する技術を
開発した。

ところが、」二連のごとくイオン打込みによってベース
領域を形成する場合、ベース領域上に１０００λ程度の
厚みの酸化膜を形成しておくと、５０ＫｅＶ程度のエネ
ルギでボロンイオンを打ち込んでやる必要がある。しか
し、５０ＫｅＶのエネルギによるイオン打込みを行なう
と、形成されるベース領域の深さをそれほど浅くするこ
とができない。そこで、０．２５μｍ程度の浅いベース
領域を形成するには、イオン打込みエネルギを下げて、
５０ＫｅＶ程度にする必要があるが、このとき、ベース
領域上の酸化膜が１０００人近くあるとベース領域ヘボ
ロンイオンを有効に打ち込むことができない。

そこで、ベース領域上の酸化膜を３０　Ｋ　ｅ　Ｖのエ
ネルギでイオン打込みが行なえる５００人程庇上するこ
とを考えた。しかしながら、ベース領域上の酸化膜の厚
みを５００尺まで薄くしてしまうと、今度、エミッタ領
域上に形成されるポリシリコン電極のホトエツチングの
際にベース領域上の酸化膜が削られてさらに浅くなって
しまう。

そのため、ベース領域上の酸化膜にピンホール等が発生
して、その上にアルミ配線を形成したときに、配線とベ
ース領域とが短絡されるおそれがある。しかも、上記配
線とベース領域との短絡を防止するため、薄くなった酸
化膜の上にＰＳＧ膜（リン・シリコン・ガラス膜）を形
成し、その上にアルミ配線を形成すると、短絡は防止さ
れるが、今度は、ベース領域上の薄い酸化膜を通してＰ
ＳＧ膜内のリンがベース領域内に侵入するおそれがある
ことが本発明者によって明らかにされた。

［発明の目的］ この発明の目的は、従来に比べて顕著な効果を奏する半
導体技術を提供することにある。

この発明の他の目的は、例えばバイポーラ集積回路にお
けるバイポーラトランジスタの形成に適用した場合に、
エミッタ・ベース間の短絡および配線・ベース間のＪｌ
を確実に防止し、かつ所望の特性を有するトランジスタ
を簡単なプロセスによって形成できるようにすることに
ある。

この発明の前記ならびにそのほかの目的と新規な特徴に
ついては、本明細書の記述および添附図面から明かにな
るであろう。

［発明の概要］ 本ｒｔにおいて開示される発明のうち代表的なものの概
要を説明すれば、下記のとおりである。

すなわち、この発明は、例えばバイポーラ集積回路のプ
ロセスにおいて、ベース領域となる部分の上の酸化膜を
比較的薄く形成しておいてベース領域形成のためのイオ
ン打込みを行なってから、その酸化膜上に窒化膜を形成
してエミッタ形成用開口部およびポリシリコン電極をエ
ミッタ領域上に形成することにより、ポリシリコン電極
によってその上に設けられるアルミ電極の形成に伴なう
アロイピットによるエミッタ・ベース間の短絡を防止す
るとともに、低いエネルギでベース領域へのイオン打込
みを行なえる程度に酸化膜を薄くしても、その後形成さ
れる窒化膜によってポリシリコン電極のホトエツチング
等から酸化膜を保護して、アルミ配線とベースの短絡を
防止する。また、これによって浅いベース領域を形成可
能にして、所望の特性を有するトランジスタを容易に形
成できるようにするという上記目的を達成するものであ
る。

［実施例］ 第２図〜第６図は、本発明をバイポーラ集積回路におけ
るバイポーラ１〜ランジスタの製造技術に適所１．た場
合の一実施例を製造工程順に示したも（ のである。

この実施例では、Ｐ型シリコンのような半導体基板１上
に、酸化膜を形成してからこの酸化膜の適当な位置に埋
込み拡散用パターンの穴をあけ、この酸化膜をマスクと
してひ素もしくはアンチモン等のＮ型不純物を熱拡散し
て部分的にＮ＋埋込層２を形成する。そして、上記酸化
膜を除去してからチャンネルス１ヘツパ用のＰ＋型拡散
層３を形成し、その上に気相成長法によりＮ−型エピタ
キシャル層４を成長させ、その表面に酸化膜（Ｓｉ０２
）と窒化膜（Ｓｉ３Ｎ４）を形成する。

その後、ホトエツチングにより酸化膜と窒化膜を部分的
に除去してこれをマスクとしてその部分に分離用の比較
的厚いフィールド酸化膜５を形成した後、上記酸化膜と
窒化膜を取り除く。それから、窒化膜あるいはレジスト
等をマスクとしてコレクタ領域の引上げ口となる部分に
リン等のＮ型不純物の選択熱拡散処理もしくはイオン打
込み。

拡散処理を行なってＮ生型拡散層６を形成し、第２図の
状態となる。

第２図の状態の後は、先ず半導体基板１の活性領域の表
面を熱酸化させて、例えば２００〜５００人程度の薄い
庇上膜７を形成する。それから、ボロンのようなＰ型不
純物を２０〜３０ＫｅＶ程度のエネルギで、不純物濃度
が５Ｘ１０３〜３Ｘ１０’　ａ　ｔ　ｃ＋ｍｓ／ｃｍ２
となるようにイオン打込みを行なう。この時、酸化膜７
が上記のごとく薄くされているので、打込みエネルギが
低くてもボロンイオンは基板の主面まで十分に到達し、
かつ低エネルギの打込みであるため、浅く打ち込まれる
。

そのため、熱処理を施すことによって、比較的浅いＰ型
ベース領域８が形成される。その後、」二記酸化膜７上
にＣＶＤ法（ケミカル・ベイパ・デポジション法）によ
り、９００〜１１００人程度のシリコ庇上化膜９を形成
して、第３図の状態となる。

次に、上記窒化膜９および酸化膜７に対してホトエツチ
ングにより、エミッタ形成用の開口部１５４．０を形成
してから、こθ開口部１０を覆うように上記窒化膜９上
にポリシリコン層１１をＣＶＤ法により形成する。この
ポリシリコン層１１には、デポジションの過程またはそ
の後の処理で、ひ素のようなＮ型不純物がドープされる
。従って、この後適当な熱処理を施すことにより、ポリ
シリコン層１１中のＮ型不純物が開口部１ｏの部分から
ベース領域８の表面に拡散され、これによって、例えば
０．１〜０．２μｍの浅いＮ型エミッタ領域１２が形成
される（第４図）。

」二記の場合、ポリシリコンＮｌｌからの不純物拡散に
よってＮ型エミッタ領域を形成する代わりに、開口部１
０を形成してから、開口部１ｏ内に露出されたベース領
域８の表面を薄く（５０〜１００八程度）酸化させて酸
化膜を形成し、この酸化膜を介してＮ型不純物をベース
領域８の表面にイオン打込みしてエミッタ領域１２を形
成する。

それから、開口部１０内の薄い酸化膜を除去してポリシ
リコン層１１を形成するようにしてもよい。

第４図の状態の後は、ドライエツチングによす上記ポリ
シリコン層１１の不要な部分を除去してエミッタ領域１
２上にポリシリコン電極１１′を形成する。それから、
ホトリソグラフィ技術を用いて、基板主面上の酸化膜７
と窒化膜９に対しベースおよびコレクタ領域へのコンタ
クトホール１３ａ、１３ｂを形成する。この後、例えば
アルミニウムを真空蒸着させてから、適宜パターニング
することにより、ベース、エミッタおよびコレクタの各
電極１４ａ、１４ｂ、１４ｃを形成して第５図の状態と
なる。その後、電極１４ａ〜１４ｃの上にＳｉＯ２膜の
ようなファイナルパシベーション膜が形成されて完成状
態とされる。

上記の場合、酸化膜７が前述のとと＜　５０　ＯＡと薄
くてもポリシリコン層１１をエツチングしてエミッタ用
のポリシリコン電極１１′を形成する際に、酸化膜７の
上に窒化膜９があるためこれが保護膜となって、ポリシ
リコンのエツチングガスから酸化膜７を保護することが
できる。

以上のように本実施例によれば、ベース領域８上の酸化
膜７を薄くしても、その上に形成された窒化膜９で保護
されるので、アルミ配線とベース領域との短絡が防止さ
れる。また、酸化膜７を薄くすることによってベース領
域へのイオン打込みを低いエネルギで行なうことができ
、これによっテ薄いベース用拡散層８が形成できる。ま
た、エミッタ用拡散層１２もポリシリコン層１ｏがらの
拡散によって形成されるので浅くできる。

その結果、トランジスタの遮断周波数が向上され、高性
能のトランジスタが容易に形成できる。

その上、エミッタ電極は、エミッタ領域１２に接触する
部分がポリシリコン電極がらなっているため、エミッタ
・ベース間の短絡を生ずることがないという利点がある
。即ち、エミッタ電極がすべてアルミニウムからなって
いる場合には、アルミニウムがエミッタ領域１２をつき
ぬけてベース領域８に達してエミッタ・ベース間の短絡
事故をひき越すことがあるが、本実施例によれば、がが
る短絡事故を生ずることがない。

さらに、上記実施例によれば、例えばベース領域表面の
保護を万全にするため、第６図に示すように、窒化膜９
上にＰＳＧ膜１５を形成した場合、ベース領域へのコン
タクトホール１３ａをベース領域８の端部から分離用の
酸化膜５」二にかけて形成しても、ベース用のアルミ電
極１４ａとコレクタ層となるＮ−エピタキシャル層４と
の短絡を有効に防止することができる。

すなわち、窒化膜９を形成せずにＰＳＧ膜のみを保護膜
として酸化膜７上に形成すると、ＰＳＧ膜のエツチング
の際に、ＰＳＧ膜のエツチングガスに弱い酸化膜５が同
時に削られて、酸化膜５の端が後退してＮ−エピタキシ
ャル層４が露出されるおそれがある。しかし、酸化膜５
および７とＰＳＧ膜１５との間に上記のごとく酸化膜と
の選択比の大きな窒化膜９が形成されていると、窒化膜
９がＰＳＧ膜１５のエツチングの際のストッパとなり、
かつ酸化膜５と７が窒化膜９のエツチングの際のストッ
パとなる。また、最後に残る酸化膜７は５００八と薄い
ので、軽くエツチングすることにより除去できる。

そのため、トランジスタのサイズを小さくしてベース電
極１４ａをベース領域からフィールド酸化膜５上にかけ
て形成するようしこシても、ベース領域のコンタク１−
ホール形成の際の酸化１膜５の後退を防止して、ベース
電極１４ａとコレクタ層（４）との短絡を防止すること
ができる。その結果、トランジスタのサイズを小さくし
て集積度を向上させることができるようになる。

なお、上記実施例では、エミッタ領域１２０バ多成をＮ
型不純物のイオン打込みによって９′：ｆなっているが
、上記窒化ｖ９をマスクとして熱拡散により形成するこ
ともできる。

［効果コ バイポーラ集積回路のプロセスにおｔ）て、ベース領域
となる部分の上の酸化膜を比較的薄く形成しておいてベ
ース形成のためのイオン打込みを嗜ｊなった後、その酸
化膜上に窒化膜を形成して力１らエミッタ形成用開口部
およびポリシリコン電極をエミッタ領域上に形成するよ
うレージたので、ボＩＪシリコン電極によってその上に
設シテられるアルミ電極の形成に伴なうアロイピット＆
；よるエミッタ・ベース間の短絡を防止するとともに、
低し）エネルギでベース領域へのイオン打込みを行なえ
る程度に酸化膜を薄くしても、その後形成される窒化膜
によってポリシリコン電極のエツチングガス等から酸化
膜を保護して、アルミ配線とベースの短絡を防止すると
いう作用により、何ら不都合を生ぜしぬることがなく、
浅いベース領域が実現され、所望の特性を有するトラン
ジスタを容易に形成することができるという効果がある
。

以上本発明者によってなされた発明を実施例に基づき具
体的に説明したが、本発明は上記実施例に限定されるも
のではなく、その要旨をＩ＆脱しない範囲で種々変更可
能であることは（Ａうまでもない。例えば上記実施例に
おける保護膜は窒化膜に限定されずＰＳＧ膜等であって
もよい。

［利用分野］ 以上の説明では主として本発明者によってなされた発明
をその背景となった利用分野であるノベイボーラ集積回
路におけるバイポーラトランジスタの形成技術について
説明したが、それに限定されるものでなく、例えば、Ｍ
Ｏ３集積回路におけるバイポーラトランジスタの形成技
術などにも利用できる。

【図面の簡単な説明】

第１図は、従来の半導体集積回路におけるバイポーラト
ランジスタの構成例を示す断面図、第２図〜第５図は、
本発明をバイポーラ集積回路に適用した場合の一実施例
を製造工程順に示した半導体基板の要部断面図、 第６図は、本発明の他の実施例を示す要部断面図で−あ
る。 １・・・・半導体基板、２・・・・Ｎ十埋込層、４・・
・・Ｎ−型エピタキシャル層、５・・・・フィールド酸
化膜、６・・・・コレクタ引出し口、７・・・・酸化膜
、８・・・・ベース領域、９・・・・保護膜（窒化膜）
、１０・・・・エミッタ形成用開口部、１１・・・・ポ
リシリコン層、１１’・・・・保護電極（ポリシリコン
電極）、１２・・・・エミッタ領域、１３ａ、１３ｂ・
・・・コンタクトホール、Ｌ４ａ〜１４ｃ・・・・アル
ミ電極、１５・・・・ＰＳＧ膜。 第　１　図 第　３　図 ／ 第　４　図

Claims (1)

1. 【特許請求の範囲】 １、半導体基板の一主面上の薄い酸化膜を形成し、この
   酸化膜を介して半導体基板の主面にイオン打込みを行な
   ってベース領域を形成した後、上記酸化膜上に保護膜を
   形成した後、上記保護膜および酸化膜に対しエミッタ形
   成用開口部を形成し、しかる後上記保護膜上に導電層を
   形成してホトエツチングを行ない、上記エミッタ形成用
   開口部の部分に保護電極を形成するようにしたことを特
   徴とする半導体装置の製造方法。 ２、上記保護膜としてシリコン窒化膜を上記酸化膜上に
   形成するようにしたことを特徴とする特許請求の範囲第
   １項記載の半導体装置の製造方法。