JPS58202571A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPS58202571A
JPS58202571A JP8601682A JP8601682A JPS58202571A JP S58202571 A JPS58202571 A JP S58202571A JP 8601682 A JP8601682 A JP 8601682A JP 8601682 A JP8601682 A JP 8601682A JP S58202571 A JPS58202571 A JP S58202571A
Authority
JP
Japan
Prior art keywords
film
thermal oxide
oxide film
oxidation
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8601682A
Other languages
English (en)
Inventor
Takeshi Fukuda
猛 福田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP8601682A priority Critical patent/JPS58202571A/ja
Publication of JPS58202571A publication Critical patent/JPS58202571A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70Bipolar devices
    • H01L29/72Transistor-type devices, i.e. able to continuously respond to applied control signals

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Bipolar Transistors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 +al  発明の技術分野 本発明は半導体装置の製造方法に係り、特に耐酸化膜セ
lレフアライン方式の製造方法に関する。
(b)  技術の背景 半導体集積回路(IC)の高密度高集積化會図る手段と
して、窒化シリコン(8’sN+)膜等の耐酸化膜マス
ク・パターンを半導体基体(半導体基板、半導体成長層
等)上に形成し、該耐酸化膜マスク・パターンに整合さ
せて素子間分離(Iso)領域ベース領域、コレクタ拳
コンダクト領域等を形成する耐酸化膜セルファライン方
式の製造方法がある。
該耐酸化膜セlレフアライン方法によりバイポーラ型の
半導体装置を形成するに際して、以前はベース領域もI
so領域やコレクタ・コンタクト領域と同様ガス拡散法
を用いて形成していた。
しかしこのガス拡散法は、拡散深さの制御が困難で、且
つ不純物表面濃度の基板内分布が大きいといh一般に知
られた欠点を有しているため、ベース領域が浅く形成さ
れる高集積度のIC等に於ては、特性のばらつきが大き
くな夛、製造歩留まりが低下するという問題があった。
そこで近時該耐酸化膜セIレフアライン方法に於て、ベ
ース領域のみをイオン注入手段金量いて精度良く形成す
る方法が開発されてきている。
(C1従来技術と問題点 乃至に)の工程断面図に示すような方法によりIs。
領域、コレクターコンタクト領域、ベース領域の形成が
なされる。
即も第1図(イ)に示すように、例えばP型シリコン(
Sl)基板l、N+型埋没層2.N−型81エビダキシ
ャlし層3からなる被処理基板に於けるN−型S1エビ
タキシヤ・し層3階へst層との接着強度を維持するた
めの第1の熱酸化(sio、)膜4葡下部に有し、且つ
上部に高りん濃度の多結晶81成るいはその熱酸化膜か
らなる不純物導入閉止膜5全土部に有する8 i 、 
N、耐酸化膜6からなり、ISO領域整合窓7.コレク
タ・コンタクト領域整岑窓8.ベース領域整令息9が開
孔された耐酸化膜パダーン全形成した後、熱酸化を行っ
て前記整合窓7,8.9内に表出しているN−型SIエ
ピタキシャル層3面に不純物導入阻止用の第2の熱酸化
(Sin2)膜10a、10b、10c2形成する。
次いでIso領域整合窓7内の第2の熱酸化膜10a’
i選択的に除去し硼素(Blのガス拡散金行つてP十型
Iso領域11i形成した後、コレクタ・コンタクト領
域整合窓8内の第2の熱酸化膜10bを選択的に除去し
りん(乃のガス拡散全行ってN+型コレクダΦコンタク
ト領域12i形成する。この状態を示したのが第1図(
r:4である。なお図中10’a。
10′bはガス拡散に際して新たに形成された第2′の
熱酸化(Sム0□)[である。
次いでぶつ酸(HF’)系の液で全面エツチング金貸っ
て、ベース整合窓9内の第2の熱酸化膜10cを除去し
、ベース領域全形成しよろとするN−型Si、エビダキ
シャル層3面?表出せしめた後、熱3− 酸化金行って核内の表出部上にイオン衝撃吸収用の8g
3の熱酸化(s r ox)膜13全形球する。そして
該基板面tベース整合窓9部全残してレジスト膜14で
覆い、硼素イオン(B+)t−前記整合窓9を介して選
択的に注入する。この状態を示したU〕が第1図()1
7、図に於て15’はB+注入領域を示す。なお前記第
3の熱酸化(SiO□)膜13はIs。
領域11及びコレクターコンタクト領域12の表出面上
にも形成される。
次いでレジスト膜14を除去した後、所足のアニール処
理を行って前記B+注入領域11i活性化し、第1図に
)に示すようにP型ベース領域15紮形成す6り 上記第1図(勾に示すようにP十型Iso領域11゜N
+型:2レクダ・コンダクト領域12 、P型ベース領
域15の形成?終った後、従来方法に於ては工程断面図
第2図(イ)乃至()1に示すよろな方法で下層絶縁膜
の形成がなされ、バイポーラ型半導体装置が提供されて
いた。
即ち、先づHF系の液によるウエノトエッチン4− グ手段によりS i 3N、耐酸化膜6上の不純物導入
阻止膜5の残膜全、次いで熱りん酸(HsPO4)処理
によf)S’sN*耐酸化膜6全、次いでHF系σ〕液
によるウェットエツチング手段により、Si3N。
膜6接着用の第1の熱酸化(8i0.)膜4及びイオン
衝撃吸収用の第3の熱酸化(Sinり膜13をそれぞれ
除去し、第2図(イ)に示すように、Si面全面即ちN
型S1エビタキシヤjし層3.P+型ISO領域11.
N+型コレクダ・コンタクト領域12及びP型ベース領
域15の上面?表出せしめる。
次いで該基板面の再熱酸化全行い第2図to+に示すよ
うK、NmSiエピタキシャル層(コレクタ領域)3.
P+型ISO領域11.N+型コレクタ・コンタクト領
域12.P型ベース領域1・5の上面に1000(^〕
程度の厚さの第4の熱酸化(Sin2)膜t62形成し
、次いで第2図(/jに示すように、前記第4の熱酸化
(s io、)膜16上に下層絶縁膜として例えば化学
気相成長(cvn)sio、膜17會形成していた。
なお前記各領域3,11,12.15面にCVI)・S
in!膜17FEに接触させると、その界面が不安定に
なり、コレクタ(q−ベースfBl 間リーク、エミッ
タ(均一ベース(8間リーク、コレクタ(q−基板間リ
ークが生ずる。
そのため従来の方法に於ては、特に前述した再酸化工程
金膜け、Si面に対して安定した接触面が得られる第4
の熱酸化(Sin、)膜16を形成し、該第4の熱酸化
(Sin、)膜16をN型3iエピタキシヤIし層(コ
レクタ領域)3.P十型Iso領域11、N十型コレク
ダーコンタクト領域12.P型ベース領域1特■D@S
iO!膜17の間に介在せしめることにより素子特性の
安定化が図られていた。
従って工程が複雑になり、製造手番も長くなっていた口 (dl  発明の目的 本発明の目的は、ガス欲・散手段とイオン注入手段を併
用する耐酸化膜セlレフアライン方式の半導体装置の製
造方法に於て、再酸化工程金省く方法全提供し、上記問
題点全除去することにある。
[e)  発明り]構成 即ち本発明は半導体装置の製造方法に於て、半導体基体
上に、下部に第1の熱酸化膜全通し且つ上部に不純物導
入阻止膜を有する耐酸化膜パターンを形成し、該耐酸化
膜パターン業マスクにして表出基体面に不純物導入阻止
用の第2の熱酸化膜を選択的に形成し、所望領域の第2
の熱酸化膜を選択的に除去し、該領域にガス拡散手段を
用いて不純物全選択的に導入した後、前記耐酸化膜パタ
ーンに画定された複数領域の半導体層面全表出せしめ、
該半導体層面にイオン衝撃吸収用の第3の熱酸化膜を形
成し、前記不純物導入領域以外の半導体基体面に前記耐
酸化膜に整合せしめ、且つ前記第3の熱酸化膜全通して
イオン注入手段により不純物を導入し、その後前記耐酸
化膜パダーンをその上部υ〕不純物導入阻止膜と共に除
去した後、前記第1の熱酸化膜と第3の熱酸化膜上に化
学気相成長膜からなる下層絶縁膜を形成する工程會有す
ることを特徴とする。
げ)発明の実施例 7− 以下本発明全−冥施例について、第1図(イ)乃至に)
及び第3図(イ)乃至(ト)に示す工程断面図全量いて
詳細に説明する。
本発明の方法により例えばNPN型のバイポーラ型半導
体装置を形成するに際しては、P型8i基板1.N+型
埋没層2.及びN−型SiエピタキシャIし層3からな
る被処理基板上に通常の熱酸化法で例えば厚さ1ooo
[A”l程度の第1の熱酸化(8i0t)膜4全形成し
、次いで核基板上に通常のCVD法により厚さ2000
〜3000(A:1程度の8i3N、耐酸化膜6全形成
し、次いで該8i3N。
耐酸化膜6上に通常のCV 1)法により例えば厚さ3
000〜3500 [A)程度の高りん濃度多結晶Si
からなる不純物導入阻止膜5を形成し、次いで通常のド
ライエツチング法によりこれらの膜のパターンニングを
行って第1図(イ)に示すよろに、該被処理基板のN−
型8iエピタキシヤlし層3上に、下部に1000 (
A)程度のtJlの熱酸化膜4を有L7、且つ上部に不
純物導入阻止膜5を有する813N4耐酸化膜6からな
り、ISO領域整合窓7.コレク8− ダ・コンダクト領域整合窓8.及びベース領域整合窓9
を有するマスクーパダーン盆形成する。そして該パダー
ン?マスクにして選択熱酸化?行い、ISO領域整合窓
7.コレクタ・コンタクト領域整合窓8.ベース領域整
合窓9日に表出する3iエピダキシヤ・し層3の上面に
例えば3000(λ〕程度の厚嘔全有する不純物導入阻
止用の第2の熱酸化(Sin2)膜10a、10b’、
10ci形a−rる。
次いで先ずIsa領域整合窓7内の第2の熱酸化膜10
a f選択的に除去し、通常のガス拡散手段によりIa
o領域整合窓7を介して3i工ビダキシヤIl/層3に
硼素(抽?導入し、次いでコレクタ・コンダクト領域整
合窓8内θ」第2θ〕熱酸化膜10b全選択的に除去し
、通常のガス拡散手段によりコレクタ・コンタクト領域
整合窓8?介してSiエピダキシャlし層3にりんfP
+i導入して、第1図(ロ)に示すようにP+型ISO
領域11及びN十型コレクタψコンタクト領域12全形
取する。なおこの際Iso領域11及びコレクタ・コン
ダクト領域12表出面上には新たに第2′の熱酸化(8
t02’) 10’a 。
10’bがそれぞれ形成される。
次いで該基板面1f(F’系の8i0!工、チンダ液に
よりベース領域整合窓9内の第2の熱酸化(Sinり膜
tOCが除去されるまで全面エツチングして、第3図(
イ)に示すよろに、ベース領域整合窓9内のN−型St
エピタキシャル層3面を表出せしめる。
この際I80領域領域窓7及びコレクタ・コンタクト領
域整合窓8内にはP十型Iso領域11面及びN十Wコ
レクタ・コンタクト領域12面がそれぞれ表出する。又
少なくともベース領域整合窓9周辺(’)8faN4耐
g11化膜6上IC1j2000〜3000(A:]程
度の厚さのS io、膜からなる不純物導入阻止膜5が
残留する。
次いで8 i 、 N、耐酸化膜パターン6′f:マス
クにして該基板面を選択的に熱酸化し、第3図(CII
に示すよろにベース領域整合窓9内に表出しているSt
エビダキシャIし層3面、r %so領域整合窓7内に
表出しているP+fiIso領域11面、及びコレクタ
・コンダクト領域整合窓8内に表出しているN十型コレ
ク々−コンタクト領域12WIに耐酸化膜6下部の第1
の熱酸化(S iO,)膜4とほぼ等しい厚さ即ち10
00(A)程度の厚さの第3の熱酸化(8i0.)膜1
3i形成する。なJベース領域整合窓9内の第3の熱酸
化膜13はイオン衝撃吸収膜として機能する口 次いで該基板上にベース領域整合窓9都會表出するレジ
スト・マスク膜(図示せず)を形成し、ベース領域整合
窓9からイオン衝撃吸収用の第4の熱酸化(Sinり膜
13を通して硼素イオン(I3+)を注入し、所定のア
ユ−lし処理全施して、第3図()1に示すよろにN−
型SiエピタキシャΦ層3の表面部にP型ベース領域1
5’(z形成する。
次いで熱りん酸処理を行つ゛rs13N、耐酸化膜6全
溶解除去すると同時に、該耐酸化膜6上の不純物導入阻
止膜5全リフト・オフして、第3図(に)に示すように
、耐酸化膜固着用の@1の熱酸化(Si〜膜4全表出、
さ、ぜる。ここで該基板面は、図のように目)00(A
)程度の厚さ金有する前記第1の熱酸化(sho、)膜
4とイオン衝撃吸収用の第3の熱酸化(Si01)膜1
3に覆われた状態になり、従来11一 方法に於ける再酸化工程後の表面構造と同様になる。
従って本発明の方法に於ては、次いで@3図(羽に示す
よろに、該基板面の第1の熱酸化(Sint)膜4と第
3の熱酸化(840,)膜13上に例えば3000〜4
000(A)程度の厚さ?有する下層絶縁膜としての化
学気相成長膜例えばCVD・5IO2膜17全形成する
以下従来と同様、通常フォト・リソグラフィ技術により
第3図(へ)に示すよろに、前記CVD*SiO。
次いで該基板上に厚さ1000(A)程度の多結晶SH
層21全形成し、次いで該多結晶Si層21上に拡散源
用のPSG層22?堆積形成し、次いでベース電極窓1
9上のP !’3 GJlr選択的に除去した後、エミ
ッタ電極窓18及びコレクダ電極窓20金介し多結晶S
t層21全通してP2O層からりんfPl 全固相−固
相惨拡散せしめてN十型エミッタ領域23及びN+士型
コレクタ・コンダクト12− 領域24全形成する。
そして前記PSG層22t−除去した後、通常通り蒸着
成るいはスパッタリング法により該基板上に例えば70
00〜5ooo(λ〕程度の厚さのアルミニウム(At
)層?形成し、通常υ】ドライエツチング法等金用いて
該ht層及び前記多結晶Si層21のパターンニングを
行って、第3図()lに示すようにエミッタ配線25.
ベース配置261:’う半導体装置が提供される。
fgl  発明の詳細 な説明したように本発明0)方法に於ては、耐酸化膜マ
スクパダーンの下部に敷かれる熱酸化膜、及びイオン注
入に際して形成したイオン衝撃吸収用の熱酸化膜i、C
VD下層絶縁膜の下敷き熱酸化膜として用いることによ
り、下層絶縁膜とシリコン層との接続面の安定化が図ら
れ6゜従って本発明に於ては、化学気相成長膜葎膜の下
敷き熱酸化膜盆形成するための再酸化工程が省略される
ので、バイポーラ型半導体装置の製造工程が簡略化され
、工程手番の短縮が1図れる。
【図面の簡単な説明】
′M1図(イ)乃至に)は耐酸化膜セルファライン方式
の工程断面図、第2図(イ)乃至G/iは従来方法の工
程断面図で、第3図(イ)乃至(ト)は本発明の方法の
工程断面図である。 6は耐酸化膜、7は素子間分離領域整合窓、8はコレク
タ・コンタクト領域整合窓、9はベース領域整合窓、l
Oa、10b、IQcは第2の熱酸化膜、I O’a 
、 10’bは第2′ノ熱酸化膜、11はP+型素子間
分離領域、12はN十型コレクタ・コン+ ダクト領域、13は第3の熱酸化膜、15はplベース
領域、17は化学気相成長二酸化シリコン膜全示すロ 
         −:、・15− 緊1図 Pz  団 P ラ 目

Claims (1)

    【特許請求の範囲】
  1. 半導体基体上に1該半導体基体WJヲ複数の表出領域に
    画定し、下部に第1の熱酸化膜を有し且つ上部に不純物
    導入阻止膜を有する耐酸化膜パターンを形成し、該耐酸
    化膜パターンをマスクにして表出基体面に不純物導入阻
    止用の第2の熱酸化膜を選択的に形成し、所望領域の第
    2の熱酸化膜そ選択的に除去し、該領域にガス拡散手段
    を用いて不純物を選択的に導入した後、前記耐酸化膜パ
    ターンに画定された全領域の半導体層面を表出せしめ、
    該半導体層面にイオン衝撃吸収用の第3の熱酸化膜を形
    成し、前記不純物導入領域以外の半導体基体面に、前記
    耐酸化膜に整合せしめ、且つ前記第3の熱酸化膜を通し
    てイオン注入手段により不純物全導入し、その後前記耐
    酸化膜パターンをその上部の不純物導入阻止膜と共に除
    去した後、前記第1の熱酸化膜と第3の熱酸化膜上に化
    学気相成長膜からなる下層絶縁膜を形成する工程を有す
    ること全特徴とする半導体装置の製造方法。
JP8601682A 1982-05-21 1982-05-21 半導体装置の製造方法 Pending JPS58202571A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8601682A JPS58202571A (ja) 1982-05-21 1982-05-21 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8601682A JPS58202571A (ja) 1982-05-21 1982-05-21 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPS58202571A true JPS58202571A (ja) 1983-11-25

Family

ID=13874871

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8601682A Pending JPS58202571A (ja) 1982-05-21 1982-05-21 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPS58202571A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60119775A (ja) * 1983-12-02 1985-06-27 Hitachi Ltd 半導体装置の製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60119775A (ja) * 1983-12-02 1985-06-27 Hitachi Ltd 半導体装置の製造方法
JPH0580818B2 (ja) * 1983-12-02 1993-11-10 Hitachi Ltd

Similar Documents

Publication Publication Date Title
US4871685A (en) Method of manufacturing bipolar transistor with self-aligned external base and emitter regions
CA1041227A (en) Method for forming dielectric isolation combining dielectric deposition and thermal oxidation
US4755477A (en) Overhang isolation technology
JPS5836499B2 (ja) 2層マスクを用いた半導体デバイスの製造方法
JPS6123657B2 (ja)
JPS61214446A (ja) 半導体装置の製造方法
JPS58202571A (ja) 半導体装置の製造方法
US5679586A (en) Composite mask process for semiconductor fabrication
JPS62190847A (ja) 半導体装置の製造方法
JPH065588A (ja) 半導体装置の製造方法
JPH04155829A (ja) 半導体装置の製造方法
JPH02174140A (ja) 半導体装置の製造方法
JPS61241941A (ja) 半導体装置の製造方法
US5956599A (en) Method for forming isolation layer in semiconductor device
JPS6132544A (ja) 半導体集積回路装置の製造方法
JPS6188543A (ja) 半導体装置の製造方法
JPS6322065B2 (ja)
JPS6225451A (ja) 相補型半導体装置の製造方法
JPS6248028A (ja) フイ−ルド酸化膜の形成方法
JPS5968950A (ja) 半導体装置の製造方法
JPS60148139A (ja) 半導体装置の製造方法
JPS61290737A (ja) 半導体装置の製造方法
JPS58175843A (ja) 半導体集積回路の製造方法
JPS61214536A (ja) 半導体装置の製造方法
JPH1041379A (ja) 半導体装置の製造方法