JPS60117998A - プログラマブルコントロ−ラ - Google Patents
プログラマブルコントロ−ラInfo
- Publication number
- JPS60117998A JPS60117998A JP58226120A JP22612083A JPS60117998A JP S60117998 A JPS60117998 A JP S60117998A JP 58226120 A JP58226120 A JP 58226120A JP 22612083 A JP22612083 A JP 22612083A JP S60117998 A JPS60117998 A JP S60117998A
- Authority
- JP
- Japan
- Prior art keywords
- data
- transferred
- time
- control
- intermittent
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
この発明は、中央処理装置の制御情報に基づいて親局か
ら子局へ制御データ全転送する際の間欠規制時間？修正
するようにしたプログラマブルコントローラに関するも
のである。
ら子局へ制御データ全転送する際の間欠規制時間？修正
するようにしたプログラマブルコントローラに関するも
のである。
プログラマブルコントローラを用いたデータリンクシス
テムとしては、例えば中央処理装置（ＣＰＵ）の制御情
報に基づいて親局から子局へその制御データを転送し、
子局ではその制御データに従って処理を行うようなもの
が知られている。その際、親局から断続的に制御データ
が出力され′る場合もあり、この場合には所定の時間間
隔（間欠規制時間）をもって制御データが子局へ転送さ
れる。また、子局ではその制御データに基づく制御が行
われるとともに、その制御結果の処理データが逆に親局
を通してＣＰＵへ転送される。このように親局と子局と
の間でデータ転送が行われ、ＣＰＵによるプログラム制
御が行われる。
テムとしては、例えば中央処理装置（ＣＰＵ）の制御情
報に基づいて親局から子局へその制御データを転送し、
子局ではその制御データに従って処理を行うようなもの
が知られている。その際、親局から断続的に制御データ
が出力され′る場合もあり、この場合には所定の時間間
隔（間欠規制時間）をもって制御データが子局へ転送さ
れる。また、子局ではその制御データに基づく制御が行
われるとともに、その制御結果の処理データが逆に親局
を通してＣＰＵへ転送される。このように親局と子局と
の間でデータ転送が行われ、ＣＰＵによるプログラム制
御が行われる。
しかしながら、上ｉ己のようなデータリンクシステム金
持つ従来のプログラマブルコントローラにあっては、親
局から子局へ断続的に制御データ會転送する時の間欠規
制時間が、子局で制御データを受信してから親局へ処理
データを送信するまでの間欠時間と無関係に設定される
ため、親局で設定された間欠規制時間が子局での上記間
欠時間に対して長ずざるとデータリンク時間が遅くなり
、逆に短い場合には子局から親局へ処理データを転送す
ることができないという欠点？有していた。
持つ従来のプログラマブルコントローラにあっては、親
局から子局へ断続的に制御データ會転送する時の間欠規
制時間が、子局で制御データを受信してから親局へ処理
データを送信するまでの間欠時間と無関係に設定される
ため、親局で設定された間欠規制時間が子局での上記間
欠時間に対して長ずざるとデータリンク時間が遅くなり
、逆に短い場合には子局から親局へ処理データを転送す
ることができないという欠点？有していた。
この発明は、上記のような従来の欠点に着目してなされ
たもので、親局から子局へ制御データを転送する時の間
欠規制時間を、子局に制御データが転送されてから親局
へ処理データ全転送するまでに要する間欠時間に応じて
修正することにより、データリンク時間を速くし、また
確実にデータ転送を行って正確なプログラム制御を行う
ことができるプログラマブルコントローラを提供するこ
とを目的としている。
たもので、親局から子局へ制御データを転送する時の間
欠規制時間を、子局に制御データが転送されてから親局
へ処理データ全転送するまでに要する間欠時間に応じて
修正することにより、データリンク時間を速くし、また
確実にデータ転送を行って正確なプログラム制御を行う
ことができるプログラマブルコントローラを提供するこ
とを目的としている。
〔発明の実施例〕
以下、この発明の一実施例を図面について説明する。
第１図は、この発明に係るプログラマブルコントローラ
（ＰＣ）のハードウェアの基本構成を示 ゛すブロック
図で、図に２いて、Ａは親局に設けられたＣＰＵユニッ
トで、親局から子局へ制御データ全転送する時の間欠規
制時間全記憶して＆−＜ ｌ田欠規制時間格納エリア１
、プログラム制御情報全記憶して２く出力イメージメモ
リ２２よび子局からの制御結果の処理データ全記憶する
入力イメージメモリ３が備えられている。Ｂは親局のデ
ータリンクユニットで、上記間欠規制時間全設定する間
欠規制時間設定スイッチ４、設定あるいは修正された間
欠規制時間全記憶する最終間欠規制時間格納エリア５、
送信データ（制御４＋データ）全格納する送信データ格
納エリア６、受信データ（処理データ）を格納する受信
データ格納エリアγ寂よび間欠規制時１目１の修正指令
値（コマノドデータ）全格納するコマンドデータ格納エ
リア８が備えられている。Ｃは子局のデータリンクユニ
ットで、制御データ全格納する受石データ格納エリア９
、制御データに従って処理指令全出力するプロセス出力
部１０、処理データケ入力するプロセス入力部１１、処
理データを格納する送１６データ格納エリア１２お工び
上記修正指令値を記憶するコマンドメモリ１３が備えら
れている。
（ＰＣ）のハードウェアの基本構成を示 ゛すブロック
図で、図に２いて、Ａは親局に設けられたＣＰＵユニッ
トで、親局から子局へ制御データ全転送する時の間欠規
制時間全記憶して＆−＜ ｌ田欠規制時間格納エリア１
、プログラム制御情報全記憶して２く出力イメージメモ
リ２２よび子局からの制御結果の処理データ全記憶する
入力イメージメモリ３が備えられている。Ｂは親局のデ
ータリンクユニットで、上記間欠規制時間全設定する間
欠規制時間設定スイッチ４、設定あるいは修正された間
欠規制時間全記憶する最終間欠規制時間格納エリア５、
送信データ（制御４＋データ）全格納する送信データ格
納エリア６、受信データ（処理データ）を格納する受信
データ格納エリアγ寂よび間欠規制時１目１の修正指令
値（コマノドデータ）全格納するコマンドデータ格納エ
リア８が備えられている。Ｃは子局のデータリンクユニ
ットで、制御データ全格納する受石データ格納エリア９
、制御データに従って処理指令全出力するプロセス出力
部１０、処理データケ入力するプロセス入力部１１、処
理データを格納する送１６データ格納エリア１２お工び
上記修正指令値を記憶するコマンドメモリ１３が備えら
れている。
上記構成によるプログラマブルコントローラに２いては
、親局にて先ずデータ転送の初期設定が行われる。すな
わち、設定スイッチ４により制御データ全格納へ転送す
る時の間欠規制時＋ｄｌが初期設定される。この間欠規
制時１１１ｉ］（イ）は、最於間欠規制時１目１格納エ
リア５で記憶され、ＣＰＵユニットＡの間欠規制時間格
納エリア１へ転送される（口）。
、親局にて先ずデータ転送の初期設定が行われる。すな
わち、設定スイッチ４により制御データ全格納へ転送す
る時の間欠規制時＋ｄｌが初期設定される。この間欠規
制時１１１ｉ］（イ）は、最於間欠規制時１目１格納エ
リア５で記憶され、ＣＰＵユニットＡの間欠規制時間格
納エリア１へ転送される（口）。
次に、データ転送について説明する。上述した間欠規制
時間の初期設定が行われると、ＣＰＵユニツ）Ａの出力
イメージメモリ２の制御卸データ（ハ）は送・旧データ
格納エリア６へ転送され、転送が完ｒすると受信データ
格納エリア１の処理データに）が入力イメージメモリ３
へ転送される。また、上記送信データ格納エリア６に格
納された制御データ（ホ）は子局のデータリンク時間ツ
）Ｃの受信データ格納エリア９へ転送され、転送が完了
すると送信データ格納エリア１２の処理データ（へ）が
親局のデータリンクユニットＢの受信データ格納エリア
１へ転送さ扛る。そして、子局の受信データ格納エリア
９に格納されたデータ（ト）はプロセス出力部１０へ転
送され、転送が完ｒするとプロセス入力部１１から処理
データ（ト）が送信データ格納エリア１２へ転送される
。
時間の初期設定が行われると、ＣＰＵユニツ）Ａの出力
イメージメモリ２の制御卸データ（ハ）は送・旧データ
格納エリア６へ転送され、転送が完ｒすると受信データ
格納エリア１の処理データに）が入力イメージメモリ３
へ転送される。また、上記送信データ格納エリア６に格
納された制御データ（ホ）は子局のデータリンク時間ツ
）Ｃの受信データ格納エリア９へ転送され、転送が完了
すると送信データ格納エリア１２の処理データ（へ）が
親局のデータリンクユニットＢの受信データ格納エリア
１へ転送さ扛る。そして、子局の受信データ格納エリア
９に格納されたデータ（ト）はプロセス出力部１０へ転
送され、転送が完ｒするとプロセス入力部１１から処理
データ（ト）が送信データ格納エリア１２へ転送される
。
データリンクシステムにおいては、以上のようなデータ
転送が繰り返し行われる。第２図は上述したデータ転送
の様子を示したタイムチャートである。
転送が繰り返し行われる。第２図は上述したデータ転送
の様子を示したタイムチャートである。
ここで、上記の設定スイッチ４にて設定された間欠規↑
ｊ１１時間全Ｘ（秒）、また子局の受信データ格納エリ
ア９よりプロセス出力部１０へ制御データが転送されて
からプロセス入力部１１より送信データ格納エリア１２
へ処理データが転送されるまでの間欠時間ｆ！ｌ：Ｙ（
秒）とすると、Ｘ）Ｙ 、 Ｘ＝ＹおよびＸ＜Ｙの各々
の場合が考えられる。
ｊ１１時間全Ｘ（秒）、また子局の受信データ格納エリ
ア９よりプロセス出力部１０へ制御データが転送されて
からプロセス入力部１１より送信データ格納エリア１２
へ処理データが転送されるまでの間欠時間ｆ！ｌ：Ｙ（
秒）とすると、Ｘ）Ｙ 、 Ｘ＝ＹおよびＸ＜Ｙの各々
の場合が考えられる。
Ｘ＝Ｙの場合は、子局の受１百データ格納エリア９より
プロセス出力部１０へ制御データが転送されてプロセス
入力部１１より送信データ格納エリア１２へ、処理デー
タが転送された直後に親局の送１ｄデータ格納エリア６
より子局の受信データ格納エリア９へ制御データが転送
されるため、データリンク時間が最小となり理想的であ
るが、間欠規制時間をそのように設定することは実際に
は困難である。従って、Ｘ＞Ｙの関係になるように間欠
規制時ＩＦｉ１に設定するのであるが、その差が大きく
なるとデータリンク時間が遅くなり、実用上問題がある
。そこで、先ずＸくＹとなるように間欠規制時間全一初
期設定しておく。この場合、子局データリンクユニット
Ｃにおいては、受信データ格納エリア９よりプロセス出
力部１０へ制＠１データが転送されてプロセス入力ＦＡ
１１より送１百データ格納エリア１２へ処理データが転
送さｎる前に、親局の送１ｇデータ格納エリア６より子
局の受信データ格納エリア９へ制御データが転送される
ため、子局の送信データ格納エリア１２より親局の受信
データ格納エリア７へ処理データを転送することができ
ない。しかし、子局のデータリンクユニットＣには間欠
規制時間全修正する手段としてコマンドメモリ１３が設
けられて２す、上記の冥際に要した間欠時間Ｙに基づく
間欠規制時間Ｘの修正値α（秒）がコマンドデータ四と
して親局のコマンドデータ格納エリア８へ転送される。
プロセス出力部１０へ制御データが転送されてプロセス
入力部１１より送信データ格納エリア１２へ、処理デー
タが転送された直後に親局の送１ｄデータ格納エリア６
より子局の受信データ格納エリア９へ制御データが転送
されるため、データリンク時間が最小となり理想的であ
るが、間欠規制時間をそのように設定することは実際に
は困難である。従って、Ｘ＞Ｙの関係になるように間欠
規制時ＩＦｉ１に設定するのであるが、その差が大きく
なるとデータリンク時間が遅くなり、実用上問題がある
。そこで、先ずＸくＹとなるように間欠規制時間全一初
期設定しておく。この場合、子局データリンクユニット
Ｃにおいては、受信データ格納エリア９よりプロセス出
力部１０へ制＠１データが転送されてプロセス入力ＦＡ
１１より送１百データ格納エリア１２へ処理データが転
送さｎる前に、親局の送１ｇデータ格納エリア６より子
局の受信データ格納エリア９へ制御データが転送される
ため、子局の送信データ格納エリア１２より親局の受信
データ格納エリア７へ処理データを転送することができ
ない。しかし、子局のデータリンクユニットＣには間欠
規制時間全修正する手段としてコマンドメモリ１３が設
けられて２す、上記の冥際に要した間欠時間Ｙに基づく
間欠規制時間Ｘの修正値α（秒）がコマンドデータ四と
して親局のコマンドデータ格納エリア８へ転送される。
このコマンドデータ會受信した親局のデータリンクユニ
ットＢでは、設定されている間欠規制時間Ｘに修正値α
全加算し、この修正した間欠規制時間（Ｘ十α）を新た
に最終間欠規制時間格納エリア５へ格納し、ＣＰＵユニ
ツ）Ａの間欠規制時間格納エリアへ転送する。従って、
ＣＰＵユニットＡは次回からのデータ転送ｙｃ （Ｘ十
α）の間欠規制時間をもって行う。そして、Ｘ＋α≧Ｙ
の関係になれば、その時の値全問欠規制時間とし、Ｘ十
α〈Ｙであれば上述の修正動作を繰り返し行う。第３図
は上記の修正動作の様子を示すタイムチャートである。
ットＢでは、設定されている間欠規制時間Ｘに修正値α
全加算し、この修正した間欠規制時間（Ｘ十α）を新た
に最終間欠規制時間格納エリア５へ格納し、ＣＰＵユニ
ツ）Ａの間欠規制時間格納エリアへ転送する。従って、
ＣＰＵユニットＡは次回からのデータ転送ｙｃ （Ｘ十
α）の間欠規制時間をもって行う。そして、Ｘ＋α≧Ｙ
の関係になれば、その時の値全問欠規制時間とし、Ｘ十
α〈Ｙであれば上述の修正動作を繰り返し行う。第３図
は上記の修正動作の様子を示すタイムチャートである。
上記のように、本実施例では間欠規制時間の設定値を修
正することができるため、データリンク時間が速くなり
、確実にデータ転送が行える。また、ＣＰＵユニツ）Ａ
では修正した間欠規制時間全記憶しているため、間欠規
制時間音プログラミングユニットでモニタすることがで
きる。
正することができるため、データリンク時間が速くなり
、確実にデータ転送が行える。また、ＣＰＵユニツ）Ａ
では修正した間欠規制時間全記憶しているため、間欠規
制時間音プログラミングユニットでモニタすることがで
きる。
以上説明したように、この発明によれば、親局から子局
へ制御データを転送する時の間欠規制時間を、子局に制
御データが転送されてから親局へ処理データケ転送する
までに要する間欠時間に応じて修正するようにしたため
、データリンク時間が速くなり、確実にデータ転送全行
うことができ、正確なプログラム制御全行うことができ
るという効果がある。
へ制御データを転送する時の間欠規制時間を、子局に制
御データが転送されてから親局へ処理データケ転送する
までに要する間欠時間に応じて修正するようにしたため
、データリンク時間が速くなり、確実にデータ転送全行
うことができ、正確なプログラム制御全行うことができ
るという効果がある。
第１図はこの発明の一実施例の基本構成を示すブロック
図、第２図はデータ転送の様子を示すタイムチャート、
第３図は間欠規制時間の修正動作の様子金示すタイムチ
ャートである。 ４・・・・・・・・・間欠規制時間設定スイッチ１３・
・・・・・コマンドメモリ Ａ・・・・・・・・・ＣＰＵユニット Ｂ・・・・・・・・・親局のデータリンクユニットＣ・
・・・・・・・・子局のデータリンクユニット代理人
大岩増雄
図、第２図はデータ転送の様子を示すタイムチャート、
第３図は間欠規制時間の修正動作の様子金示すタイムチ
ャートである。 ４・・・・・・・・・間欠規制時間設定スイッチ１３・
・・・・・コマンドメモリ Ａ・・・・・・・・・ＣＰＵユニット Ｂ・・・・・・・・・親局のデータリンクユニットＣ・
・・・・・・・・子局のデータリンクユニット代理人
大岩増雄
Claims (2)
- （１）中央処理装置の制御情報に基づいて親局から子局
へ制御データ全転送し、子局から親局へ制御結果の処理
データ全転送するプログラマブルコントローラにおいて
、親局から子局へ制御データを転送する時の間欠規制時
間全設定する手段と、子局に制御データが転送されてか
ら親局に処理データ全転送するまでの間欠時間に応じて
前記間欠規制時間全修正する手段とを設けたことを特徴
とするプログラマブルコントローラ。 - （２）前記中央処理装置は、修正した間欠規制時間をモ
ニタする機能を有していることを特徴とする特許請求の
範囲第１．］ＪＩ記載のプログラマブルコントローラ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58226120A JPS60117998A (ja) | 1983-11-30 | 1983-11-30 | プログラマブルコントロ−ラ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58226120A JPS60117998A (ja) | 1983-11-30 | 1983-11-30 | プログラマブルコントロ−ラ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60117998A true JPS60117998A (ja) | 1985-06-25 |
Family
ID=16840148
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58226120A Pending JPS60117998A (ja) | 1983-11-30 | 1983-11-30 | プログラマブルコントロ−ラ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60117998A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01261705A (ja) * | 1988-04-13 | 1989-10-18 | Yaskawa Electric Mfg Co Ltd | プログラマブルコントローラシステムのデータ転送方法 |
| JPH03248204A (ja) * | 1990-02-27 | 1991-11-06 | Mitsubishi Electric Corp | プログラマブルコントローラの制御方法 |
-
1983
- 1983-11-30 JP JP58226120A patent/JPS60117998A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01261705A (ja) * | 1988-04-13 | 1989-10-18 | Yaskawa Electric Mfg Co Ltd | プログラマブルコントローラシステムのデータ転送方法 |
| JPH03248204A (ja) * | 1990-02-27 | 1991-11-06 | Mitsubishi Electric Corp | プログラマブルコントローラの制御方法 |
| JP2508872B2 (ja) * | 1990-02-27 | 1996-06-19 | 三菱電機株式会社 | プログラマブルコントロ―ラの制御方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2000137608A5 (ja) | ||
| JPS58184668A (ja) | メモリの書込み制御方式 | |
| CN114285695B (zh) | 通信方法、装置、设备、系统和存储介质 | |
| JPS60117998A (ja) | プログラマブルコントロ−ラ | |
| JPH1117714A (ja) | アドレス設定方法、及びこのアドレス設定方法が適用される通信システム | |
| JP2000174844A (ja) | 通信制御装置 | |
| JP3113121B2 (ja) | リンクデバイスの拡張方法およびその転送方法 | |
| JP3887989B2 (ja) | プログラマブルコントローラ、及びその入出力制御方法 | |
| JP2000067021A (ja) | ソフトウエアの高速自動更新方式 | |
| JP6878705B1 (ja) | 通信装置、通信システム、通信方法、およびプログラム | |
| JPH05346810A (ja) | プログラマブルコントローラの出力異常処理方式 | |
| JP2000029507A (ja) | Ｉ／ｏ伝送方法 | |
| JP2724567B2 (ja) | Ｌａｎにおける優先データ送信制御方式 | |
| JPH1029477A (ja) | 電子制御装置及びその制御方法 | |
| JP2821053B2 (ja) | ネットワークシステム | |
| JPH0514365A (ja) | スキヤン伝送方式 | |
| JPH05189001A (ja) | 調節計 | |
| JP3227273B2 (ja) | プログラマブルコントローラのリンク処理方式 | |
| JPH04313137A (ja) | 並列処理方法 | |
| JPH01106250A (ja) | データ通信装置 | |
| JP3146864B2 (ja) | 単方向ループ型伝送回路 | |
| JPH01251257A (ja) | データ通信システム | |
| JPS63205705A (ja) | プログラマブルコントロ−ラ | |
| JPH01149637A (ja) | ポーリング制御応答監視方式 | |
| JPH04238437A (ja) | プログラマブルコントローラ |