JPS60112447A - 印刷機用タイミング信号発生装置 - Google Patents
印刷機用タイミング信号発生装置Info
- Publication number
- JPS60112447A JPS60112447A JP21160384A JP21160384A JPS60112447A JP S60112447 A JPS60112447 A JP S60112447A JP 21160384 A JP21160384 A JP 21160384A JP 21160384 A JP21160384 A JP 21160384A JP S60112447 A JPS60112447 A JP S60112447A
- Authority
- JP
- Japan
- Prior art keywords
- rotational speed
- timing signal
- data bus
- address data
- speed address
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
- B41F—PRINTING MACHINES OR PRESSES
- B41F33/00—Indicating, counting, warning, control or safety devices
- B41F33/02—Arrangements of indicating devices, e.g. counters
- B41F33/025—Counters
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
- B41F—PRINTING MACHINES OR PRESSES
- B41F33/00—Indicating, counting, warning, control or safety devices
- B41F33/0009—Central control units
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B19/00—Programme-control systems
- G05B19/02—Programme-control systems electric
- G05B19/04—Programme control other than numerical control, i.e. in sequence controllers or logic controllers
- G05B19/045—Programme control other than numerical control, i.e. in sequence controllers or logic controllers using logic state machines, consisting only of a memory or a programmable logic device containing the logic for the controlled machine and in which the state of its outputs is dependent on the state of its inputs or part of its own output states, e.g. binary decision controllers, finite state controllers
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Automation & Control Theory (AREA)
- Inking, Control Or Cleaning Of Printing Machines (AREA)
- Feedback Control In General (AREA)
- Control Of Electric Motors In General (AREA)
- Control Of Stepping Motors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔技術分野〕
本発明は、印刷機用タイミング信号発生装置に関する。
角度符号器とし″′Ｃ構成されたパルス発生装置とその
出力側に接続されたパルス処理装置とを備え、このパル
ス処理装置は、回転数計数装置を備えた（２） 回転数アドレス発生装置と、回転数アドレスデータバス
または回転数アビレスデータバスおよび回転数アドレス
発生装置の少（とも１つのアドレス変換装置と回転角度
アルレスデータパスとを介してパルス発生装置の出力側
に接続され、ＰＲｏＭ（プログラマブル読取り専用メモ
リ）として構成された少くとも１つの記憶装置を備えた
印刷機用タイミング信号発生装置が既に提案されている
。
出力側に接続されたパルス処理装置とを備え、このパル
ス処理装置は、回転数計数装置を備えた（２） 回転数アドレス発生装置と、回転数アドレスデータバス
または回転数アビレスデータバスおよび回転数アドレス
発生装置の少（とも１つのアドレス変換装置と回転角度
アルレスデータパスとを介してパルス発生装置の出力側
に接続され、ＰＲｏＭ（プログラマブル読取り専用メモ
リ）として構成された少くとも１つの記憶装置を備えた
印刷機用タイミング信号発生装置が既に提案されている
。
このタイミング信号発生装置によって、サーｄ？要素の
正の不動時間補償△ψ−ｆ（ω）が可能である。
正の不動時間補償△ψ−ｆ（ω）が可能である。
その場合、正の不動時間補償とは、低速度におけるサー
ボ要素の時間的遅れ駆動に対して高速度におけるサーボ
要素の時間的進み駆動を意味しでいる。
ボ要素の時間的遅れ駆動に対して高速度におけるサーボ
要素の時間的進み駆動を意味しでいる。
例えば、印刷機における不動時間をもつ測定装置の信号
の処理に必要な負の不動時間補償△ψ＝ｆ（−ω）は不
可能である。
の処理に必要な負の不動時間補償△ψ＝ｆ（−ω）は不
可能である。
し目 的〕
本発明の目的は、印刷機におけるタイミング信号発生装
置の不動時間補償を完全にするために、正および負の不
動時間補償手段をもつ印刷機用タイミング信号発生装置
を提供することにある。
置の不動時間補償を完全にするために、正および負の不
動時間補償手段をもつ印刷機用タイミング信号発生装置
を提供することにある。
［要 素］
この目的は、本発明によれば、角度符号器とし℃構成さ
れたパルス発生装置とその出力側に接続されたパルス処
理装置とを備え、この・ξルス処理装置は、回転数計数
装置を備えた回転数アドレス発生装置と、回転数アドレ
スデータバスまたは回転数アドレスデータバスおよび回
転数アドレス発生装置の少（とも１つのアドレス変換装
置と回転角度アドレスデータバスとを介して・ξルス発
生装置の出力４１（ＩＩに接続され、ＰＲＯＭとして構
成された少くとも１つの記憶装置とを備えた印刷機用タ
イミング信号発生装置において、少くとも１つの記憶装
置の前に、入力側および出力側が回転数アドレスデータ
バスと接続された変換装置を接続することによつ℃達成
される。
れたパルス発生装置とその出力側に接続されたパルス処
理装置とを備え、この・ξルス処理装置は、回転数計数
装置を備えた回転数アドレス発生装置と、回転数アドレ
スデータバスまたは回転数アドレスデータバスおよび回
転数アドレス発生装置の少（とも１つのアドレス変換装
置と回転角度アドレスデータバスとを介して・ξルス発
生装置の出力４１（ＩＩに接続され、ＰＲＯＭとして構
成された少くとも１つの記憶装置とを備えた印刷機用タ
イミング信号発生装置において、少くとも１つの記憶装
置の前に、入力側および出力側が回転数アドレスデータ
バスと接続された変換装置を接続することによつ℃達成
される。
変換装置は、回転数アビレスデータバスの１の補数を形
成する否定回路、または回転数アドレスデータバスの２
の補数を形成しＦＲＯＭとして構成（３） された記憶装置を備えた補数装置を包含している。
成する否定回路、または回転数アドレスデータバスの２
の補数を形成しＦＲＯＭとして構成（３） された記憶装置を備えた補数装置を包含している。
〔実施例］
次に、実施例によって本発明を一層詳細に説明する。
このタイミング信号発生装置は、角度符号器として構成
されたパルス発生装置１を包含している。
されたパルス発生装置１を包含している。
そのほか、このタイミング信号発生装置は、回転数アド
レス発生袋［５と、ＦＲＯＭとして構成された少（とも
１つの記憶装置１１とを備えた・にルス処理装［１０を
包含している。回転数アドレス発生装置ｔ５は回転数計
数装置６を包含している。
レス発生袋［５と、ＦＲＯＭとして構成された少（とも
１つの記憶装置１１とを備えた・にルス処理装［１０を
包含している。回転数アドレス発生装置ｔ５は回転数計
数装置６を包含している。
記憶袋［１１は、直接、回転数アドレスデータバスを介
し、または図示されていない少くとも１つのアドレス変
換装置を介して、回転数アドレス発生装置５の出力端子
と接続されている。
し、または図示されていない少くとも１つのアドレス変
換装置を介して、回転数アドレス発生装置５の出力端子
と接続されている。
本発明によれば、少くとも１つの記憶袋［１１は、入力
側および出力側が回転数アドレスデータバス７に接続さ
れた変換装置１２を備えている。
側および出力側が回転数アドレスデータバス７に接続さ
れた変換装置１２を備えている。
変換装置１２は、回転数アドレスデータバス７の各ビッ
トに対して１の補数を形成する否定回路１３、（４） または回転数アドレスデータバス７の２の補数を形成し
ＦＲＯＭとし′Ｃｓ成された記憶装置を包含する相補装
置１４を包含している。
トに対して１の補数を形成する否定回路１３、（４） または回転数アドレスデータバス７の２の補数を形成し
ＦＲＯＭとし′Ｃｓ成された記憶装置を包含する相補装
置１４を包含している。
次に、このタイミング信号発生装置の動作を説明する。
角度符号器として構成された・ぐルス発生装置１から発
生した回転角度増分信号は、二進符号にコーディングさ
れ、ＰＲＯＭとして構成された記憶装置１１０入力端子
に供給される。
生した回転角度増分信号は、二進符号にコーディングさ
れ、ＰＲＯＭとして構成された記憶装置１１０入力端子
に供給される。
ＦＲＯＭ記憶されたピットザンプルから出発して、記憶
装置の出力端子に、一定のタイミング信号系列が出力さ
れる。
装置の出力端子に、一定のタイミング信号系列が出力さ
れる。
同時に回転数アドレス発生袋［５に、速度に依存した回
転角度増分信号が二進形式で準備され、この回転角度増
分信号が回転数アドレスデータバス７を介して記憶袋［
１１に供給される。
転角度増分信号が二進形式で準備され、この回転角度増
分信号が回転数アドレスデータバス７を介して記憶袋［
１１に供給される。
記憶装置、１１の速度に依存した入力によって、回転角
度増分信号は、数学的に正の方向に影響を受け、即ち△
ψ＝ｆ（ω）だけの記憶されたタイミング系列の速度に
依存した偏位が生じる。
度増分信号は、数学的に正の方向に影響を受け、即ち△
ψ＝ｆ（ω）だけの記憶されたタイミング系列の速度に
依存した偏位が生じる。
例えは印刷機における不動時間をもつ測定装置の信号の
処理に必要な数学的に負方向への記憶されたタイミング
信号系列の偏位を行わせるには、記憶装置１１に供給す
る信号を、変換装置１２によって二進符号に変換する。
処理に必要な数学的に負方向への記憶されたタイミング
信号系列の偏位を行わせるには、記憶装置１１に供給す
る信号を、変換装置１２によって二進符号に変換する。
この変換は、二進符号で出された信号（数）の１の補数
の形成または２の補数の形成によって行われる。
の形成または２の補数の形成によって行われる。
数Ｘの補数Ｘは、負の数の処理に使用される。
その場合、数の１の補数は、数のすべての二進数の否定
によって形成され、数式で次のように表わされる。
によって形成され、数式で次のように表わされる。
Ｘ＝＋Ｘ十に、ただしＸ＜Ｏ
この場合、Ｋ１ は１０袖数を形成するための補数であ
る。Ｋ１ は次のように定義される。
る。Ｋ１ は次のように定義される。
Ｋ、＝２−ま
ただし、Ｎ・・・回転数アドレスデータバスの語幅数の
２の補数は、数のすべての十進数の否定および最小の数
値に１を加えることによって形成され、数式で次のよう
に表わされる。
２の補数は、数のすべての十進数の否定および最小の数
値に１を加えることによって形成され、数式で次のよう
に表わされる。
Ｘ ＝ 十Ｘ 十に２ ただしＸ＜Ｏ
この場合、Ｋ２ は２の補数を形成するだめの補数であ
る。
る。
Ｋ２は次のように表わされる。
２−２Ｎ
記憶装置１】において、変換されて二進符号で出された
負の信号が処理される。これによって、記憶装置の出力
端子に、タイミング信号系列ψ１−ｆ（ψ２；−ω）が
出力される。
負の信号が処理される。これによって、記憶装置の出力
端子に、タイミング信号系列ψ１−ｆ（ψ２；−ω）が
出力される。
第１図は本発明の一実施例を示すブロック図、第２図お
よび第３図は第１図に示す装置を構成する変換装置の内
部構成の夫々別の実施例を示すブロック図である。 １・・・・にルス発生装置、５・・・回転数アドレス発
生装置、６・・・回転数針数装置、７・・・Ｎ転数アド
レスデータバス、１０・・すにルス処理装置、１１・・
・記憶装置、１２・・・変換装置、１３・・・否定回路
、１４・・・相補装置。 出願人代理人 猪 慇 清 第１頁の続き ＠発明者 力ルルーハインツ、フ ド エルスター ｌ・ ０発 明 者 フォルカー、アイヒラ ドータ ■発明者 ハルトムード、ハイパ ド ータ ０発 明 者 フオルクマー、ディン ドトリヒ シ イツ民主共和国８０２０、ドレスデン、スピッツベーク
シュラーセ、７０ イツ民主共和国８２５東バインベーラ、バルトシューゲ
ルユトラーセ、５２ イツ民主共和国８１２２、ラーデポイル、エミールーシ
ューーーシュトラーセ、９ イツ民主共和国８２７叫コスビヒ、ノ１ンスーパイムラ
一一ユトラーセ、９
よび第３図は第１図に示す装置を構成する変換装置の内
部構成の夫々別の実施例を示すブロック図である。 １・・・・にルス発生装置、５・・・回転数アドレス発
生装置、６・・・回転数針数装置、７・・・Ｎ転数アド
レスデータバス、１０・・すにルス処理装置、１１・・
・記憶装置、１２・・・変換装置、１３・・・否定回路
、１４・・・相補装置。 出願人代理人 猪 慇 清 第１頁の続き ＠発明者 力ルルーハインツ、フ ド エルスター ｌ・ ０発 明 者 フォルカー、アイヒラ ドータ ■発明者 ハルトムード、ハイパ ド ータ ０発 明 者 フオルクマー、ディン ドトリヒ シ イツ民主共和国８０２０、ドレスデン、スピッツベーク
シュラーセ、７０ イツ民主共和国８２５東バインベーラ、バルトシューゲ
ルユトラーセ、５２ イツ民主共和国８１２２、ラーデポイル、エミールーシ
ューーーシュトラーセ、９ イツ民主共和国８２７叫コスビヒ、ノ１ンスーパイムラ
一一ユトラーセ、９
Claims (1)
- 【特許請求の範囲】 １、角度符号器として構成された・ぞルス発生装置とそ
の出力側に接続されたパルス処理装置とを備えた印刷機
用タイミング信号発生装置であって、前記ノＲルス処理
装置は、回転数針数装置を備えた回転数アドレス発生装
置と、回転数アドレスデータバスまたは回転数アドレス
データバスおよび回転数アドレス発生装置の少くとも１
つのアドレス変換装置と回転角度アドレスデータバスと
を介して前記パルス発生装置の出力側に接続され、ＦＲ
ＯＭとして構成された少くとも１つの記憶装置とを備え
た形式のものにおいて、少くとも１つの記憶装置（１１
）の前に、入力側および出力側が前記回転数アドレスデ
ータバス（７）と接続された変換装置（１２）が接続さ
れ白） へ−ｒ ていることを特徴とするタイミング信号発生装置。 ２、変換装置（１２）は、回転数アドレスデータバス（
７）の１の補数を形成する否定回路（１３）を包含し℃
いることを特徴とする特許請求の範囲第１項記載のタイ
ミング信号発生装置。 ３、変換装置（１２）は、回転数アドレスデータバス（
７）の２の補数を形成しＦ ＲＯＭとして構成された記
憶装置を備えた相補装置（１４）を包含していることを
特徴とする特許請求の範囲第１項記載のタイミング信号
発生装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DD25706483 | 1983-11-24 | ||
| DD41F/257064 | 1983-11-24 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60112447A true JPS60112447A (ja) | 1985-06-18 |
Family
ID=5552215
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21160384A Pending JPS60112447A (ja) | 1983-11-24 | 1984-10-11 | 印刷機用タイミング信号発生装置 |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JPS60112447A (ja) |
| DE (1) | DE3432878A1 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE4132956C2 (de) * | 1991-10-04 | 1999-08-19 | Koenig & Bauer Ag | Takteinrichtung für Druckmaschinen |
-
1984
- 1984-09-07 DE DE19843432878 patent/DE3432878A1/de not_active Withdrawn
- 1984-10-11 JP JP21160384A patent/JPS60112447A/ja active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| DE3432878A1 (de) | 1985-06-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR860002761A (ko) | 다수결에 의한 착오 검출 및 정정 방법 | |
| JPS60112447A (ja) | 印刷機用タイミング信号発生装置 | |
| SU713547A3 (ru) | Устройство управлени шаговым двигателем | |
| JPS60112445A (ja) | タイミングパルス発生装置 | |
| JPS60112446A (ja) | 印刷機用タイミング信号発生装置 | |
| JPS609746A (ja) | 印刷機用タイミング信号発生装置 | |
| JPS60112448A (ja) | 印刷機用タイミング信号発生装置 | |
| JPH074990A (ja) | エンコーダにおける絶対位置検出方法及びエンコーダ装置 | |
| JP3100204B2 (ja) | 絶対値エンコーダにおけるカウンタリセット方法 | |
| JPS5931751B2 (ja) | ドツト式印刷装置 | |
| SU478335A1 (ru) | Устройство дл регистрации информации | |
| SU548857A1 (ru) | Преобразователь кодов | |
| SU379925A1 (ru) | Печатающее устройство | |
| JPS57161989A (en) | Diagram forming method using electronic computer | |
| SU487389A1 (ru) | Устройство дл контрол и управлени электропитанием электронной вычислительной машины | |
| SU1545329A1 (ru) | Преобразователь кодовых форм | |
| KR900003620Y1 (ko) | 16비트 병렬 출력 발생회로 | |
| JPS6194166A (ja) | ダイレクトメモリアクセスにおけるアドレス変換回路 | |
| JPS5757346A (en) | Checking system of error correcting circuit | |
| SU728123A1 (ru) | Дешифратор | |
| SU873422A1 (ru) | Устройство дл передачи последовательной двоичной информации | |
| SU137155A1 (ru) | Электрический вал | |
| SU612416A2 (ru) | Преобразователь кода N2 в код морзе | |
| JPS5595155A (en) | Operation check system for counter | |
| JPS622336A (ja) | イメ−ジメモリアクセス方式 |