JPS60112445A - タイミングパルス発生装置 - Google Patents
タイミングパルス発生装置Info
- Publication number
- JPS60112445A JPS60112445A JP59188984A JP18898484A JPS60112445A JP S60112445 A JPS60112445 A JP S60112445A JP 59188984 A JP59188984 A JP 59188984A JP 18898484 A JP18898484 A JP 18898484A JP S60112445 A JPS60112445 A JP S60112445A
- Authority
- JP
- Japan
- Prior art keywords
- address
- pulse generator
- timing pulse
- data bus
- speed data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B19/00—Programme-control systems
- G05B19/02—Programme-control systems electric
- G05B19/04—Programme control other than numerical control, i.e. in sequence controllers or logic controllers
- G05B19/045—Programme control other than numerical control, i.e. in sequence controllers or logic controllers using logic state machines, consisting only of a memory or a programmable logic device containing the logic for the controlled machine and in which the state of its outputs is dependent on the state of its inputs or part of its own output states, e.g. binary decision controllers, finite state controllers
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
- B41F—PRINTING MACHINES OR PRESSES
- B41F33/00—Indicating, counting, warning, control or safety devices
- B41F33/0009—Central control units
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Automation & Control Theory (AREA)
- Ink Jet (AREA)
- Inking, Control Or Cleaning Of Printing Machines (AREA)
- Control Of Electric Motors In General (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔技術分野〕
本発明は印刷機用のタイミングパルス発生装置に関する
。
。
印刷機用のタイミングパルス発生装置であって、回転角
増分発生装置と少なくとも１つの単一同期パルス発生装
置とを包含するパルス発生製電と、パルス処理装置とを
備え、このパルス処理装置は、アドレスプリセット装置
に接続され／こ少なくとも１つのアドレス計数装置を備
えた回転角／回転数アドレス発生装置と、回転数データ
バヌ瞥７ヒは回転数データバスと少なくとも１つのアド
レス変換装置とを介してアドレスプリセット装置に接続
された回転数計数装置と、アドレス発生装置ごとに後に
接続され、ＦＲＯＭとして構成された記憶装置とを包含
する形式のものが既に提案されている。
増分発生装置と少なくとも１つの単一同期パルス発生装
置とを包含するパルス発生製電と、パルス処理装置とを
備え、このパルス処理装置は、アドレスプリセット装置
に接続され／こ少なくとも１つのアドレス計数装置を備
えた回転角／回転数アドレス発生装置と、回転数データ
バヌ瞥７ヒは回転数データバスと少なくとも１つのアド
レス変換装置とを介してアドレスプリセット装置に接続
された回転数計数装置と、アドレス発生装置ごとに後に
接続され、ＦＲＯＭとして構成された記憶装置とを包含
する形式のものが既に提案されている。
このタイミングパルス発生装置によって、サーボユニッ
トの正の不動時間△ψ＝Ｊ−）の補償が可能になる。そ
の場合、正の不動時間補償とは、低速度においてはサー
ボユとットが時間的遅延制御を行なうが、高速度におい
てはサーボユニットが時間的先行制御を行なうことを重
味している。
トの正の不動時間△ψ＝Ｊ−）の補償が可能になる。そ
の場合、正の不動時間補償とは、低速度においてはサー
ボユとットが時間的遅延制御を行なうが、高速度におい
てはサーボユニットが時間的先行制御を行なうことを重
味している。
例えば印刷機における不動時間のある測定装置の信号を
処理するのに必要な負の不動時間Δψ＝ｆ（−ω）の補
償は不可能である。
処理するのに必要な負の不動時間Δψ＝ｆ（−ω）の補
償は不可能である。
本発明の目的は、印刷機のタイミングパルス発生装置に
おける不動時間補償を完全にするととである。さらに本
発明の目的は、正および負の不動時間補償性能を有する
印刷機用タイミングパルス発生装置を提供することにあ
る。
おける不動時間補償を完全にするととである。さらに本
発明の目的は、正および負の不動時間補償性能を有する
印刷機用タイミングパルス発生装置を提供することにあ
る。
この目的は、本発明によれば、回転角増分発生装置と少
なくとも１つの牟−同期パルス発生装置とを包含するパ
ルス発生装置と、パルス処理装置とを備え、このパルス
処理装置は、アドレスプリセット装置に接続された少な
くとも１つのアドレス計数装置を備えた回転角／回転数
アドレス発生装置と、回転数データバスまたは回転数デ
ータバスと少なくとも１つのアドレス変換装置とを介し
てアドレスプリセット装置に接続された回転数計数装置
と、アドレス発生装置ごとに後に接続されＦＲＯＭとし
て構成された記憶装置とを包含する形式の印刷機用のタ
イ建ングパルス装置において、少なくとも１つのアドレ
スプリセット装置の前に、（３） 入力側および出力側が回転数データバスと接続された変
換装置を接続することによって達成される。
なくとも１つの牟−同期パルス発生装置とを包含するパ
ルス発生装置と、パルス処理装置とを備え、このパルス
処理装置は、アドレスプリセット装置に接続された少な
くとも１つのアドレス計数装置を備えた回転角／回転数
アドレス発生装置と、回転数データバスまたは回転数デ
ータバスと少なくとも１つのアドレス変換装置とを介し
てアドレスプリセット装置に接続された回転数計数装置
と、アドレス発生装置ごとに後に接続されＦＲＯＭとし
て構成された記憶装置とを包含する形式の印刷機用のタ
イ建ングパルス装置において、少なくとも１つのアドレ
スプリセット装置の前に、（３） 入力側および出力側が回転数データバスと接続された変
換装置を接続することによって達成される。
変換装置は、回転数データバスの第１補数を形成する否
定素子、または回転数データバスの第２補数を形成しＦ
ＲＯＭとして構成された記憶装置を包含する相補装置を
備えている。
定素子、または回転数データバスの第２補数を形成しＦ
ＲＯＭとして構成された記憶装置を包含する相補装置を
備えている。
次に、本発明を実施例について一層詳細に説明する。
タイミングパルス発生装置は、回転角度増分発生装置２
と拳−同期パルス発生装ａａとを備えたパルス発生装置
ｌを備えている。
と拳−同期パルス発生装ａａとを備えたパルス発生装置
ｌを備えている。
さらに、このタイミングパルス発生装置は、回転角度／
回転数アドレス発生装置８とＦＲＯＭとして構成された
少なくとも１つの記憶装置１６とを備えたパルス処理装
ｆｊｊｔ６を備えている。
回転数アドレス発生装置８とＦＲＯＭとして構成された
少なくとも１つの記憶装置１６とを備えたパルス処理装
ｆｊｊｔ６を備えている。
回転角度／回転数アドレス発生装置８は、回転数計数装
置加と、アドレスプリセット装＃１８を装備した少なく
とも１つのアドレス計数装置１７とを備えている。
置加と、アドレスプリセット装＃１８を装備した少なく
とも１つのアドレス計数装置１７とを備えている。
（４）
アドレス変換装置１８は、直接、回転数データバス１３
を介し、または図示されていない少なくとも１つのアド
レス変換装置を介し、回転数計数装置加の出力端子に接
続されている。
を介し、または図示されていない少なくとも１つのアド
レス変換装置を介し、回転数計数装置加の出力端子に接
続されている。
本発明に従い、少なくとも１つのアドレスプリセット装
置１８の前に、回転数データバス１３と入力側および出
力側において接続された変換装置四が設けられている。
置１８の前に、回転数データバス１３と入力側および出
力側において接続された変換装置四が設けられている。
変換装置２２は、回転数データバス１３の各ビットに対
して、第１補数を形成する否定素子２３または回転数デ
ータバス１３の第２補数を形成しＦＲＯＭとして構成さ
れた記憶装置を包含する相補装置鴎を備えている。
して、第１補数を形成する否定素子２３または回転数デ
ータバス１３の第２補数を形成しＦＲＯＭとして構成さ
れた記憶装置を包含する相補装置鴎を備えている。
このタイミングパルス発生装置の動作を次に説明する。
パルス発生装＠、ｌを通しての巣−同期パルスψ。
またはψ畠によるアドレス計数装置１７のクリアの後、
回転角増分ψ、がアドレス計数装置１７に供給される。
回転角増分ψ、がアドレス計数装置１７に供給される。
この回転角度増分は、続いてアドレス計数装置１７に加
えられ、その結果は、後に接続されＦＲＯＭとして構成
された１憶装置１６に伝送するため、二進符号に符号化
されてアドレス計数装置１７の出力端子に得られる。Ｆ
ＲＯＭに記憶されたビットサンプルに基づいて、次には
、記憶装置１６の出力端子に一定のパルス系列が伝達さ
れる。同時に、回転数計数装置かには、速度に依存した
回転角増分が２進形式で準備され、これは回転数データ
バス１３を通してプリセット装置１８に供給される。ア
ドレス計数装置１７の速度に依存したプリセットによっ
て、計数装置の計数が代数的に正の方向に作用し、記憶
されたパルス系列の速度に依存した変位△ψ＝ｆ←）が
生じる。
えられ、その結果は、後に接続されＦＲＯＭとして構成
された１憶装置１６に伝送するため、二進符号に符号化
されてアドレス計数装置１７の出力端子に得られる。Ｆ
ＲＯＭに記憶されたビットサンプルに基づいて、次には
、記憶装置１６の出力端子に一定のパルス系列が伝達さ
れる。同時に、回転数計数装置かには、速度に依存した
回転角増分が２進形式で準備され、これは回転数データ
バス１３を通してプリセット装置１８に供給される。ア
ドレス計数装置１７の速度に依存したプリセットによっ
て、計数装置の計数が代数的に正の方向に作用し、記憶
されたパルス系列の速度に依存した変位△ψ＝ｆ←）が
生じる。
印祠機において例えば不動時間のある測定装置の信号を
処理するのに必要であるように、記憶されたパルス系列
を代数的に負の方向に作用させるため、アドレスプリセ
ット装置１８に供給された信号は、変換装置ｎによって
２進符号に変換される。
処理するのに必要であるように、記憶されたパルス系列
を代数的に負の方向に作用させるため、アドレスプリセ
ット装置１８に供給された信号は、変換装置ｎによって
２進符号に変換される。
変換は、２進符号で出されている信号（数）の第１補数
または第２補数の形成によって行なわれる。
または第２補数の形成によって行なわれる。
数Ｘの補数Ｘは、負の数の処理に使用される。
その場合、１つの数の第１補数は、その数のすべての小
数位の反転によって形成され、次のように数式で表わさ
れる。
数位の反転によって形成され、次のように数式で表わさ
れる。
Ｘ＝十Ｘ十に、 たソしＸ（Ｏ
Ｋ１ ・・・・・・・・・ 第１補数を形成するための
補数 に、は次のように定義される。
補数 に、は次のように定義される。
Ｋ、＝２−ｔ
Ｎ・・・回転数アドレスデータバスのワード幅１つの数
の第２補数は、その数のすべての２進位の反転および最
低の桁値に１を加えることによって形成され、次のよう
に数式で表わされる。
の第２補数は、その数のすべての２進位の反転および最
低の桁値に１を加えることによって形成され、次のよう
に数式で表わされる。
ｘ＝−４−ｘ−１４！ ただしＸ（Ｏ
Ｋ、・・・・・・・・・ 第２補数を形成するための補
数 に８は次のように定義される。
数 に８は次のように定義される。
Ｋ、＝２Ｎ
アドレスプリセット装ｆｉｉ１８およびアドレス割数装
置１７におｈて、変換されて２進符号で出されて（７） いる負の信号が処理され、それぞれの記憶袋＃１６に供
給される。これによって、配憶装置１６の出力端子に、
次のパルス系列が出される。
置１７におｈて、変換されて２進符号で出されて（７） いる負の信号が処理され、それぞれの記憶袋＃１６に供
給される。これによって、配憶装置１６の出力端子に、
次のパルス系列が出される。
ψ、＝ｆ（ψ、ニーω）
第１図は本発明の一実施例を示すブロック結線図、第２
図は第１図に示す本発明装置を構成する変換装置の内部
構成を示すブロック結線図、第３図は第２図に示す変換
装置の別の実施例を示すブロック結線図である。 ｌ・・・パルス発生装置、２・・・回転角増分発生装置
、３・・・単一同期パルス発生装置、６・・・パルス処
理装置、８・・・回転角／回転数アドレス発生装置、１
３・・・回転数データバス、１６・・・記憶装置、１７
・・・アドレス計数装置、１８・・・アドレスプリセッ
ト装置、加・・・回転数計数装置、ρ・・・変換装置、
久・・・否定素子、Ｕ・・・相補装置。 出願人代理人 猪 股 清 （９）−７４７− （８） 第１頁の続き ｏ発 明 者 カルルーハインツ、フ ドエルスター
ト ０発 明 者 フォルカー、アイヒラ ドーシ ＠発明者 ハルトムード、ノ１イバ ドーラ ０発 明 者 フオルクマー、ディン ドトリヒ シ イツ民主共和国８０２０、ドレスデン、スピッツベーグ
シュラーセ、７０ イツ民主共和国８２５６、バインベーラ、バルトショイ
ゲルユトラーセ、５２ イツ民主共和国８１２２ ラーデポイル、エミールーシ
ューーーシュトラーセ、９ イツ民主共和国８２７０、コスビヒ、ハンスーバイムラ
ーーユトラーセ、９
図は第１図に示す本発明装置を構成する変換装置の内部
構成を示すブロック結線図、第３図は第２図に示す変換
装置の別の実施例を示すブロック結線図である。 ｌ・・・パルス発生装置、２・・・回転角増分発生装置
、３・・・単一同期パルス発生装置、６・・・パルス処
理装置、８・・・回転角／回転数アドレス発生装置、１
３・・・回転数データバス、１６・・・記憶装置、１７
・・・アドレス計数装置、１８・・・アドレスプリセッ
ト装置、加・・・回転数計数装置、ρ・・・変換装置、
久・・・否定素子、Ｕ・・・相補装置。 出願人代理人 猪 股 清 （９）−７４７− （８） 第１頁の続き ｏ発 明 者 カルルーハインツ、フ ドエルスター
ト ０発 明 者 フォルカー、アイヒラ ドーシ ＠発明者 ハルトムード、ノ１イバ ドーラ ０発 明 者 フオルクマー、ディン ドトリヒ シ イツ民主共和国８０２０、ドレスデン、スピッツベーグ
シュラーセ、７０ イツ民主共和国８２５６、バインベーラ、バルトショイ
ゲルユトラーセ、５２ イツ民主共和国８１２２ ラーデポイル、エミールーシ
ューーーシュトラーセ、９ イツ民主共和国８２７０、コスビヒ、ハンスーバイムラ
ーーユトラーセ、９
Claims (1)
- 【特許請求の範囲】 １）印刷機用のタイミングパルス発生装置であって、回
転角増分発生装置と少なくとも１つの単一同期パルス発
生装置とを包含するパルス発生装置と、パルス処理装置
とを備え、このパルス処理装置は、アドレスプリセット
装置に接続された少なくとも１つのアドレス計数装置を
備えた回転角／回転数アドレス発生装置と、回転数デー
タバスまたは回転数データバスと少なくとも１つのアド
レス変換装置とを介してアドレスプリセット装置に接続
された回転数計数装置と、アドレス発生装置ごとに後に
接続されＦＲＯＭとして構成された記憶装置とを包含す
る形式のタイミングパルス発生装置において、 少なくとも１つのアドレスプリセット装置α８）の前に
、入力側および出力側が前記回転数データバス（１３）
と接続された変換装置（２２）が接続されていることを
特徴とするタイミングパルス発生装置。 ２）変換装置Ｐ２′２）は、回転数データバス（１３）
の第１補数を形成する否定累子力）を包含していること
を特徴とする特許請求の範囲第１項記載のタイミングパ
ルス発生装置。 ３）変換装置Ｑ２）は、回転数データバスＣ１３）の第
２補数を形成し、ＦＲＯＭとして構成された記憶装置を
備えた相補装置ｆ２Ａ）を包含していることを特徴とす
る特許請求の範囲第１項記載のタイミングパルス発生装
置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DD41F/257061.1 | 1983-11-24 | ||
| DD25706183 | 1983-11-24 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60112445A true JPS60112445A (ja) | 1985-06-18 |
Family
ID=5552212
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59188984A Pending JPS60112445A (ja) | 1983-11-24 | 1984-09-11 | タイミングパルス発生装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US4653077A (ja) |
| JP (1) | JPS60112445A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH056603U (ja) * | 1991-07-09 | 1993-01-29 | アルパイン株式会社 | 押釦装置 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3313362B2 (ja) * | 1990-10-04 | 2002-08-12 | 日本電気株式会社 | 音声処理装置のメモリーアドレス発生器 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3064889A (en) * | 1961-01-03 | 1962-11-20 | Eldorado Electronics Company | Decimal readout for binary numbers |
| US3752969A (en) * | 1971-09-24 | 1973-08-14 | Allen Bradley Co | Method and means for updating the position dimension of a numerically controlled machine tool |
| US3763364A (en) * | 1971-11-26 | 1973-10-02 | North American Rockwell | Apparatus for storing and reading out periodic waveforms |
| DD126386A1 (ja) * | 1976-03-29 | 1977-07-13 | ||
| DE2928076C3 (de) * | 1979-07-12 | 1982-04-15 | SIPRA Patententwicklungs-und Beteiligungsgesellschaft mbH, 7000 Stuttgart | Steuereinrichtung für Strickmaschinen |
| US4433426A (en) * | 1980-06-16 | 1984-02-21 | Veb Kombinat Polygraph "Werner Lamberz" | Control system for printing machines |
-
1984
- 1984-09-11 JP JP59188984A patent/JPS60112445A/ja active Pending
- 1984-11-21 US US06/674,024 patent/US4653077A/en not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH056603U (ja) * | 1991-07-09 | 1993-01-29 | アルパイン株式会社 | 押釦装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| US4653077A (en) | 1987-03-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3633018A (en) | Digital division by reciprocal conversion technique | |
| US4064400A (en) | Device for multiplying numbers represented in a system of residual classes | |
| JPS60112445A (ja) | タイミングパルス発生装置 | |
| GB1070424A (en) | Improvements in or relating to variable word length data processing apparatus | |
| JPS60112448A (ja) | 印刷機用タイミング信号発生装置 | |
| JPS60112447A (ja) | 印刷機用タイミング信号発生装置 | |
| US4051356A (en) | Keyboard controlled data converter | |
| JPS60112446A (ja) | 印刷機用タイミング信号発生装置 | |
| SU402009A1 (ru) | Интёгро-дифференцирующее устройство | |
| SU744585A1 (ru) | Устройство дл обработки адресной информации | |
| JPS5750060A (en) | Memory controlling circuit | |
| SU402048A1 (ru) | Преобразователь угол — код | |
| SU494848A1 (ru) | Функциональный декодирующий преобразователь | |
| SU407308A1 (ru) | Устройство для сложения —вычитания | |
| SU1674162A1 (ru) | Аналоговое вычислительное устройство | |
| JPS59197920A (ja) | アドレス制御装置 | |
| SU1548785A1 (ru) | Мультиконвейерное вычислительное устройство | |
| JP3210356B2 (ja) | データのゼロ判定装置 | |
| JPS6488831A (en) | Parallel data multiplying circuit with sign processing function | |
| SU676986A1 (ru) | Цифровой функциональный преобразователь | |
| SU1078426A1 (ru) | Комбинационный сумматор | |
| SU1278839A1 (ru) | Устройство дл вычислени функций в модул рном коде | |
| SU1522233A2 (ru) | Устройство дл решени алгебраических уравнений | |
| KR900005556B1 (ko) | 화상처리장치 | |
| SU541169A1 (ru) | Устройство дл извлечени корн четвертой степени |