SU1674162A1 - Аналоговое вычислительное устройство - Google Patents

Abstract

Изобретение относитс  к электрическим вычислительным устройствам и может быть использовано в аналоговых вычислительных машинах. Целью изобретени   вл етс  расширение функциональных возможностей за счет реализации операции суммировани  и повышение точности. Аналоговое вычислительное устройство содержит с первого по N-ый перемножающие блоки 1.1, ... 1.N, первый источник 2 опорного напр жени , сумматор 3, второй источник 4 опорного напр жени , выход 5, входы 6.1 - 6.N с первого по N-й сигналов-сомножителей. 1 ил.

Description

Изобретение относитс  к электрическим вычислительным устройствам и может быть использовано в аналоговых вычислительных машинах

Цель изобретени  - расширение функциональных возможностей за счет реализации операции суммировани  и повышение точности.

На чертеже изображена структурна  схема аналогового вычислительного устройства .

Устройство содержит с первого по N-й перемножающие блоки 1.1 1 N, первый источник 2 опорного напр жени , сумматор 3 второй источник 4 опорною напр жени , РЫХОД 5, входы с первого по N-й сигнэлов- сомножителей 6.1-6.N

Аналоговое вычислительное устройство работает следующим образом

Все перемножающие блоки, кроме третьего 1.3, имеют одинаковое схемное решение . Третий перемножающий блок 1.3

должен быть пр мого действи  Сигналы-сомножители с входов 6.1 6 N поступают на соответствующие входы перемножающих блоков 11 1.N. Выходные сигналы перемножающих блоков поступают на входы сумматора 3. Кроме того, на соответствующий вход сумматора 3 с выхода второго перемножающего блока 1.2 поступает сигнал равный произведению сигнала с выхода 5 и сигнала первого источника 2 опорного напр жени . Этот сигнал поступает на вход сумматора 3 с отрицательным знаком. Выходной сигнал сумматора 3 с помощью третьем перемножающего блока 1.3 перемножаетс  с сигналом второго источника 4 спорного напр жени .

При выполнении услови  идентичности параметров перемножающих блоков, кроме третьего перемножающего блока 1 3, величина результирующего сигнала на выходе 5 описываетс  выражением

О

ч 4

О

кэ

U,

1

м- UMK

х X Uij U2J.

J 1

О

где 1)Мк1 - сигнал первого источника 2 опорного напр жени ;

Умк2 - сигнал второго источника 4 опорного напр жени ;

Ко - коэффициент передачи перемножающих блоков, кроме третьего 1.3;

Кпз - коэффициент передачи третьего перемножающего блока 1.3;

до относительна  погрешность коэффициента передачи;

Uij,U2j - сигналы-сомножители.

Из приведенного выражени  следует, что аналоговое вычислительное устройство реализует операцию сложени  произведений сигналов-сомножителей. Относительна  погрешность перемножени  каждой пары сигналов-сомножителей уменьшена в число раз, определ емое знаменателем выражени .

Claims (1)

1. Формула изобретени 

   Аналоговое вычислительное устройство , содержащее первый и второй перемно- жающие блоки, выходы которых

   подключены к соответствующим входам сумматора, первый и второй входы первого перемножающего блока  вл ютс  входами первого и второго сигналов-сомножителей

   устройства, к первому входу второго перемножающего блока подключен первый источник опорного напр жени , отличающеес  тем, что, с целью расширени  функциональных возможностей за счет реализации операции суммировани  и повышени  точности, в него введены с третьего по N-й перемножающие блоки и второй источник опорного напр жени , причем выход сумматора подключен к первому входу третьего

   перемножающего блока, к второму входу которого подключен второй источник опорного напр жени , выход третьего перемножающего блока  вл етс  выходом устройства и соединен с вторым входом второго перемножающего блока, йыход 1-го перемножающего блока (где I 4N)

   подключен к соответствующему входу сумматора , первый и второй входы 1-го перемножающего блока  вл ютс  входами

   соответствующих сигналов-сомножителей устройства.