SU962925A1 - Устройство дл вычислени функции Z= @ х @ +у @ - Google Patents

Description

и второй коммутатор, первый и второй информацгонные и управл ющие входы которого соединены соответственно с входс1ми первого и второго аргументов устройства и инверсным выходом первого блока сравнени , выход второ го коммутатора соединен с вторыми входами второго и третьего блоков сравнени  и первым входом первого умножител , выход которого соединен с первым входом сумматора, второй вход которого соединен с выходом второго умножител , первый вход которого соединен с выходом первого коммутатора, инверсный выход второго блока сравнени  соединен с входами первого и второго блоков задани  коэффициента, выход элемента И соединен с входами третьего и четвертого блоков задани  коэффициента, пр мой выход третьего блока сравнени  соединен с входами п того и шестого блоков задани  коэффициента, выходы первого, третьего и,п того блоков задани , коэффициента соединены с вторьм входом второго умножител , выходывторого, четвертого и шестого блоков задани  коэффициента соединены с вторым входом первого умножител . На чертеже представлена блок-схема устройства. Устройство дл  вычислени  функции 2 Vx J « у содержит блок 1 сравнени , ко1«1мутаторы 2 и 3/ блоки 4 и 5 сравнени , элемент И 6, блоки 7-12 задани  коэффициента, умножители 13 и 14 и сумматор 15. Конструктивно блоки 7-12 задани  коэффициента могут быть вьтолнены в, виде шифраторов или регистров. Работа устройства основана на аппроксимации функции следующим выражением . .Z г , если х у (1) Z а К.,у К,у , если х у (2) Дл  повышени  точности аппроксимации коэффициенты К и К измен ют свои величины в зависимости от величины отношени  х/у Су/х) и принимают по три фиксированных значени . Св зь между величинами коэффициентов и отношений х/у приведена в таблице (столбцы 7, 8 и 1). В столбце . 9 этой таблицы приведены аппроксимирующие выражени  дл  каждого полуинтервала значений отношени  х/у. Алгоритм (1) и (2) реализуетс  устройством следующим образом. Блок 1 сравнени  величин х и у управл ет работой коммутаторов 2 и 3 таким образом, что код,величины А на выходе коммутатора 2 всегда больше кода величины В на выходе коммутатора 3 (таблица, столбцы 2 и 3) . Тем самым-реализуетс  выбор выражеНИИ (1) или (2). Блоки 4 и 5 сравнени  срабатывают соответственно при выполнении условий и формируют совместно с элементом. И 6 три сигнала управлени  (таблица, столбцы 4-6) блоками 7-12 задани  коэффициента, причем каждый сигнал включает пару датчиков кода К и Kj,, которые формируют двоичные коды коэффициентов в соответствии с таблицей (в столбцах 7 и 8 приведены дес тичные эквиваленты этих коэффициентов ) . В каждой группе (7-9 и 10-12) включен только один блок формировани  коэффициента и код, формируемый этим датчиком, поступает на соответствующий умножитель. При этом на выходе умнЬ ител  13 формируетс  произведение К:,-А, а на выходе умножител  14 произведение K,j- В. Эти произведени  суммируютс  сумматором 15 , на выходе которого формируетс  двоичный код -результата вычислени  функции fx у1 по аппроксимирующим выражени м, приведенным в таблице.

X у

X у

X у

0,122 0,996-х +

0,996 + 0,122-у

0,941.x +

0,347 + 0,347-у

0,817.x +

0,588 + 0,588- у

Устройство может быть реализовано с использованием матричных умножителей , параллельного сумматора, блоков сравнени , коммутаторов и блоков Зсщани  коэффициента, выполненных по известным схемам на интегральных . микросхемах, а также -может быть выполнено в виде большой интегральной схемы.

Дл  работы устройства не требуетс  дополнительных управл5нощих сигналов . При поступлении кодов чисел на .входы X и у на выходе устройства формируетс  код результата с згщержкой , определ емой суммой задержек

бк .

1. - ч:.

вносимых блоков сравнени , умножите;и , уми лей и сумматором.

При выполнении семиразр  дного устройства на элементах серии величина задержки составит примерно 0,5 МКС, что свидетельствует о высоком быстродействии.

Наибольша  относительна  ошибка вычислени  (, сЛ 0,67%) наблюдаетс  при п ти значени х отношени  х/у. В остальных случа х величины ошибки вычислени  меньше этого значени .

Введение в устройство второго коммутатора , умножителей, блоков задани  коэффициента, а также соответствукмдих св зей позвол ет повысить точность вычислений по сравнению с прототипом более чем в 2,6 раза и исключает дробный множитель К, измен ющий масштаб результата, что  вл етс  положительным эффектом, так как расшир ет область применени  устройства и позвол ет повысить точност вычислени  модул  комплексного числа в специализированных вычислител х

Claims (2)

1.Авторское свидетельство СССР №627477, кл; G 06 F 7/552, 1978.

2.Авторское свидетельство СССР W634271, кл; G 06 F 7/552, 1978 (прототип ) .