SU928351A1 - Цифровой интегратор - Google Patents

Цифровой интегратор Download PDF

Info

Publication number
SU928351A1
SU928351A1 SU802911441A SU2911441A SU928351A1 SU 928351 A1 SU928351 A1 SU 928351A1 SU 802911441 A SU802911441 A SU 802911441A SU 2911441 A SU2911441 A SU 2911441A SU 928351 A1 SU928351 A1 SU 928351A1
Authority
SU
USSR - Soviet Union
Prior art keywords
block
input
inputs
group
integral
Prior art date
Application number
SU802911441A
Other languages
English (en)
Inventor
Георгий Евгеньевич Пухов
Геннадий Яковлевич Береговенко
Александр Николаевич Ушаков
Владимир Васильевич Федотов
Николай Васильевич Федотов
Original Assignee
Институт Электродинамики Ан Усср
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Институт Электродинамики Ан Усср filed Critical Институт Электродинамики Ан Усср
Priority to SU802911441A priority Critical patent/SU928351A1/ru
Application granted granted Critical
Publication of SU928351A1 publication Critical patent/SU928351A1/ru

Links

Landscapes

  • Complex Calculations (AREA)

Description

(5) ЦИФРОВОЙ ИНТЕГРАТОР
1
Изобретение относитс  к вычислительной технике и быть использовано при построении специализированных вычислительных машин дл  решени  обыкновенных дифференциальных уравнений.
Известны устройства, осуществл ющие операцию интегрировани  в приращени х , содержащие, как правило, блоки дл  хранени  значений подын-тегральной функции, хранени  полученной суммы и позвол ющие прибавл ть или вычитать из, полученной, суммы новое значение функции 03 и t2l,
Методологическим недостатком данного класса интегрирукичих устройств  вл етс  определение интеграла в приращени х, что требует дл  осуществлени  одного шага вычислени  двух этапов. Кроме того, они имеют недостаточную точность вычислений, так как в них реализуетс  интегрирование по методам пр моугольников и трапеций.
В предлагаемом изобретении интегрирование по методам пр моугольников и трапеций реализуетс  при использовании интерпол ционных- полиномов нулевой и первой степени, т.е. при осуществлении интегрировани  заведомо с самой низкой точностью.
Наиболее близким по принципу действи  и технической сущности к предлагаемому  вл етс  устройство дл  интегрировани , состо щее из блока сумми зовани  и блока умножени  значений функции на коэффициенты матриц , входы первых групп которых соединены соответственно с информационными входами устройства, блока умножени  значений интегральной функции в точках на табличные коэффициенты , входы которого соединены соответственно с входами задани  интерпол ционных коэффициентов, задани  предшествующих значений интегрируемой функции и входом задани  величины шага интегрировани  устроиства , а выходы подключены соответственно к входам второй группы блока суммировани , выходы которого  вл ютс  выходами устройства, входы TpaTbevi группы блока суммировани  соединены соответственно с выходами блока умножени  значений функции на коэффициенты матриц, входы второй группы которого подключены соответственно к входам коэффициентов устройства , вход начальных значений интеграла и вход задани  величины шага интегрировани  устройства подключены к соответствующим входам блока суммировани  31 Недостатком данного устройства  вл етс  значительный рост аппарату ных затрат с ростом интервала интегрировани , так как на один шаг интегрировани  в среднем используютс  три умножител  и сумматор. .
Цель изобретени .- снижение аппаратурных затрат без ограничени  н интервал интегрировани .
Поставленна  цель достигаетс  тем, что в устройство содерх ащее генератор импульсов, блок суммировани  и блок умно)хителей перва  группа входов которого соединена соответственно с первой группой блока суммировани , введены блок накапливани  промежуточных значений интеграла, блок регистров текущих значений интегрируемой , йтробирующа  группа элементов И, два элемента И, причем кажда  1-а  группа выходов регистров текущих значений интегрируемой функции подключена к 1-«-1-ой группе входов блока умножителей, а последн   группа выходов подключена к первой группе входов блока накапливани  промежуточных значений интеграла , .другой вход котррого подключен к входу задани  начального значени  интеграла интегратора, а выходы - к второй группе входов блока суммировани , выходы которого подключены к первым входам стробирующих элементов И, выходы которых  вл ютс  выходами устройства, втора  группа входов блока умножителей подключена ко входам первого элемента И, выход которого подключен к вторым входам стробирующих элементов И, первому входу второго элемента И, выход которого соединен со сдвиг ющим входом блока регистров текущих значений интeгpиpye ЮЙ функции, а
второй вход второго элемента И подключен к выходу генератора импульсов, информационные входы устройства соединены с входами блока регистров текущих значений интегрируемой функции .
Кроме того, блок накапливани  промежуточных значений интеграла содержит сумматор и регистр, причем входы первой группы входов сумматоo ра подключены к группе входов блока, входы второй группы - к выходам регистра , входы которого подключены к соответствующим выходам сумматора,
5 вход начального значени  которого .подключен к входу начального значени  блока, а выходы - к выходам блока..
На чертеже представлена, схема
0 интегратора дл  случа  кубической интерпол ции.
Интегратор содержит блок 1 суммировани , блок 2 умножителей блок 3 накапливани  промежуточных значе5 ний интеграла, блок 4 регистров текущих значений интегрируемой функции , стробирующую.; группу элементов 5 И генератор 6 импульсов, элементы И 7 и 8, входы устройства, выходы lOv -IOrri устройства, вход 11 задани  начальных значений интегра%ia , входы )j задани  интерпол ционных коэффициентов, умноиители 13-15, сумматор 16, регистры 17,
5 I8f-l8n, элементы И .
Блок 1 представл ет собой п-входовой комбинационный сумматор, способный осуществл ть алгебраическое суммирование.
0
Блок 2 содержит умножители 13 15 АЛЯ образовани  произведений текущих значений входной функции на интерпол ционные коэффиценты. Число таких умножителей всегда равно сте5 пени примен емого в интеграторе Интерпол   ционногс) полинома и, значит , зависит от желаемой точности получени  результата интегрировани . Входы каждого 1-го умножител 
0 образуют f+1-ую группу входов блока 2..
Блок 3 состоит из регистра 17 и п-входоеого комбинационного сумматора 16, выход которого  вл етс 

Claims (3)

  1. 5 выходом блока 3, подаетс  на вход блока 1 суммировани  и на вход регистра 17, так что на каждом шаге интегрировани  на вход сумматора 1б подаетс  сигнал с его входа на пре дыдущем шаге. Блок представл ет собой п регистров сдвига (п-число разр дов входного информационного слова), каждый из которых длиной разр дов , где К - степень используемого в интеграторе интерпол ционного полинома. Выходы одноименных разр дов этих регистров объедин ютс  и образуют соответствующую группу выходов блока k, котора  подключает с  Н9 вход соответствующего умножител  в блоке 2. Выходы последних ра р дов регистров объедин ютс  в груп пу и подключаютс  на вход блока 3 накапливани  промежуточных значений интеграла. Стробирующа  группа элементов 5 И состоит из m двухвходовых элементов И число которых равно числу разр дов выхода блока 1 суммировани . Моменты выдачи резуль таты интегрировами  этими элементами И синхронизированы с моментом окончани  операций умножени  в блок 2 через элемент И 8 и некоторую задержку времени (на чертеже не приве дена). Генератор 6 импульсов может быть с измен емой частотой, что позвол е измен ть шаг интегрировани . Следует отметить, что умножители 13-15 и сумматоры 1 и 16 должны иметь достаточную разр дность, т.е. .учитывать число разр дов входного слова и обеспечивать необходимую то ность получени  результатов. Разр дность сумматоров 1 и 16  вл етс  единственным ограничением на интервал интегрировани . Устройство работает следующим образом. Введем необходимые определени . Ступенчатое изображение функции f(x) - это вектор с компонентами 1 f(t)dt, ; )n . где h - шаг дискретизации аргументам Ступенчатое изображение определ ет некоторую ступенчатую функ ю0 (t) на интервале Т, дл  которой справедливо соотношение lime(t)F(t), . Использование ступенчатых изображений позвол ет оперировать с функци ми , аппроксимирующими искомые функции полиномами желаемой степени и, тем самым, обеспечивать любую наперед заданную точность представлени  функций .. Интегрирование входной функции f(t) происходит в соответствии с выражением S y MQKSlf SQ ,(1) где ступенчатое изображение интеграла от ступенчатого изо ражени  входной функции S (fl,; а S, начальное значение интеграла. В выражении (1) оператор интегрировани  И QI всегда треугольна  матрица и дл  случа  применени  квадратичной интерпол ции имеет, вид. 000 12 а при кубической интерпол ции О О О О 2 HQrh I Такое интегрирование позвол ет определ ть ступенчатые изображени  Sty искомой функции, значени  которой в каждой точке интервала опредеени  даетс  формулами. Грегори. . Коэффициент матрицыИйк интегратора дл  интерпол ционных полиномов олее высоких пор дков определ ютс  аналогично по формулам.. Как видно из матрицы Иц при опеделении значений ступенчатого изобажени  интеграла от входной ункции три коэффициента этой матриы повтор ютс , что дает возможность спользовать в цифровом интеграторе олько три умножител . Начина  с четертой строки матрицы (т.е. с . вертого шага разбиени ), по вл ютс  коэффиценты разные 1, так что скал  ные произведени  образовывать не на до, и входной сигнал поступает в блок накапливани  промежуточных зна НИИ интеграла. Цифровой интегратор работает сле дующим образом. В- зависимости от необходимой точ ности выбирают удовлетвор ющую интерпол ционного полинома К. Предварительно рассчитанные по формулам значени  коэффицентов задают через входы в. блок 2 умножителей , на вход 11 - начальное 3Ha чение интеграла. На входы ледовательно подаютс  значени  интегрируемой функции в каждой точке разбиени  интервала интегрировани  (в зависимости от необходимой точности выбирают число разр дов п и ка)хдое из этих значений входной функции представл ет собой., п-разр дное слово), на выходах получают с камдым тактом значени  интеграла на данном шаге. Следует отметить, что по сравнению с известным интегратором опущен блок умножени  значений интегральных функций на табличные коэффициенты с целью упрощени  интегратора . Это сказываетс  на меньшей точности получаемого значени  интег рала на первых шагах, котора  на следующих шагйх компенсируетс . При необходимости блок умножени  значений интегральной функции на табличные коэффициенты может быть без изменени  включен в предлагаемый инте ратор. Предлагаемый цифровой интегратор а отличие от известного интегратора выгодно отличаетс  значительнь1м сни жением аппаратурных затрат без существенного ограничени  на интервал интегрировани , уступа  ему в быстpoдeйctвии . Нужно отметить, что кру задач, в которых заранее известны значени  интегрируемой функции на всем интервале интегрировани  ограничен . Чаще значени  интегрируемой функции последовательно поступают в процессе измерени , в этом случае быстродействие предлагаемого цифрового интегратора не уступает извест ному , 1 Формула изобретени  1.Цифровой интегратор, содержащий генератор импульсов, блок суммировани  и блок умнох ителей, перва  группа входов которого подключена к входамзадани  интерпол ционных коэффициентов интегратора, а перва  группа выходов соединена соответственно с первой группой входов блока суммировани , отличающийс  тем, что, с целью снижени  аппаратурных затрат без ограничени  на интервал интегрировани , в него введены стробирующа  группа элементов И, блок накапливани  промежуточных значений интеграла , два элемента И и блок регистров текуихих значений интегрируемой функции, кажда  i-а  группа выходов которого подключена к И 1-ой группе входов блока умножителей, а последн   группа выходов - к первой группе входов блока накапливани  проме, уточных значений интеграла, вход начального значени  которого подключен к входу задани  начального значени  интеграла интегратора,а выходы - к второй группе входов блока суммировани , выходы которого подключены к первым входам стробирующих элементов И, выходы которых  вл ютс  выходами устройства , втора  группа выходов блока умножителей подключена к входам первого элемента И, выход-которого подключен к вторым входам стробирующих элементов И группы и первому входу второго элемента И, выход которого соединен со сдвигающим входом блока регистров текущих значений интегрируемой функции, а второй вход второго элемента И подключен к выходу генератора импульсов, причем информационные входы интегратора соединёны с входами блока регистров текущих значений интегрируемой функции.
  2. 2.Интегратор по п.1, о т л и чающийс  тем, что блок накапливани  промежуточных значений интеграла содержит сумматор и регистр, причем входы первой группы входов сумматора подключены к группе входов блока, входы второй группы - к выходам регистра, входы которого подключены к соответствующим выходам сумматора , вход начального значени  которого подключен к входу начального значени  блока, а выходы - к выходам блока.
    92835110
    Источники информации,2. Авторское свидетельство СССР
    прин тые во внимание при экспертизе ff 636639, кл. G Об J 1/02, 1978.
    I. Авторское свидетельство СССР по за вке № 2720611, кл. G 06 J 1/02, № , кл. G 06 J 1/02, 1978. 5 02.02.79 (прототипу.
  3. 3. Авторское свидетельство СССР
SU802911441A 1980-03-10 1980-03-10 Цифровой интегратор SU928351A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU802911441A SU928351A1 (ru) 1980-03-10 1980-03-10 Цифровой интегратор

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU802911441A SU928351A1 (ru) 1980-03-10 1980-03-10 Цифровой интегратор

Publications (1)

Publication Number Publication Date
SU928351A1 true SU928351A1 (ru) 1982-05-15

Family

ID=20890283

Family Applications (1)

Application Number Title Priority Date Filing Date
SU802911441A SU928351A1 (ru) 1980-03-10 1980-03-10 Цифровой интегратор

Country Status (1)

Country Link
SU (1) SU928351A1 (ru)

Similar Documents

Publication Publication Date Title
US3521042A (en) Simplified digital filter
Zohar New hardware realizations of nonrecursive digital filters
US4135249A (en) Signed double precision multiplication logic
US3878985A (en) Serial-parallel multiplier using booth{3 s algorithm with combined carry-borrow feature
SU928351A1 (ru) Цифровой интегратор
US3973243A (en) Digital image processor
JPH07109974B2 (ja) ディジタルフィルタ処理装置
Rohini et al. A crystal view on the design of FIR filter
Damian et al. A low area FIR filter for FPGA implementation
SU769572A1 (ru) Вычислительное устройство дл решени линейных дифференциальных уравнений
SU1756887A1 (ru) Устройство дл делени чисел в модул рной системе счислени
SU1108441A1 (ru) Цифровой функциональный преобразователь
SU1476487A1 (ru) Вычислительный узел цифровой сетки
SU682905A1 (ru) Цифровой вычислитель синуса и косинуса
SU896618A1 (ru) Устройство дл вычислени функций
SU1211722A1 (ru) Устройство дл вычислени кубического корн
SU879586A1 (ru) Цифровой интегратор
US3390258A (en) Simplified analog computer and simulator having synchronously switched input and output to effect time-sharing
SU877531A1 (ru) Устройство дл вычислени функции Z= @ х @ +у @
SU1129610A1 (ru) Устройство дл извлечени квадратного корн из суммы квадратов двух чисел
SU742946A1 (ru) Устройство дл решени дифференциальных уравнений в частных производных
SU962925A1 (ru) Устройство дл вычислени функции Z= @ х @ +у @
SU1034033A1 (ru) Устройство дл вычислени функции @ = @
SU1583939A1 (ru) Устройство дл умножени полиномов
SU1024914A1 (ru) Устройство дл вычислени элементарных функций