SU548857A1 - Преобразователь кодов - Google Patents

Description

1

Изобретение относитс  к области вычислительной техники и предназначено дл  преобразовани  многоразр дных чисел из одной системы счислени  в другую.

Известен преобразователь двоичного кода в двоично-дес тичный код градусов и минут, содержащий двоично-дес тичный счетчик градусов, двоично-дес тичный счетчик минут, двоичный счетчик, дешифратор, вентиль, второй дешифратор, выход которого соединен с двоичио-дес тичным счетчиком градусов, а вход - со старп1ими разр дами двоичного счетчика .

Недостатками этого преобразовател   вл ютс  преобразование только двоичного кода в двоично-дес тичный код градусов и минут и малое быстродействие, определ емое временем .пересчета кода.

Наиболее близким техническим решением к изобретению  вл етс  преобразователь кодов , содержащий входной регистр, информационные входы которого подключены к входным шинам, генератор импульсов, выходной сумматор, выходы которого соединены с выходными шинами, дешифратор, переключатель эквивалентов, первый вход которого соединен с управл ющим входом выходного сумматора 2. Недостатком этого устройства  вл етс  узкий класс рещаемых задач, так как устройство позвол ет осуществл ть преобразоватше кодов, имеющих только посто нную схему опроса разр дов входного кода.

Целью изобретени   вл етс  расшнрение класса реишемых задач.

Поставленна  цель достигаетс  тем, что в предлагаемое устройство введены элемент И, дешифратор нул , блок анализа, формирователь адреса, накопитель, причем второй, третий и четвертый выходы переключател  эквивалентов соединены соответственно с иервы .ми трем  управл юии1ми входам формировател  адреса, информанионпые входы выходного сумматора соединены с первой группой выходов накоп)1тел , входы которого

соединены с выходами формировател  адреса , а втора  группа выходов соединена с входами деншфратора, выходы которого соединены соответственно с четвертым управл ющнм входом формировател  адреса, уиравл ющим входом входного регистра и уиравл ющими входами блока анализа, выход которого соедннен с информационным входом формировател  адреса, и тый управл ющий вход которого подключен к выходу элемента

И, входы которого соединены соответственно с выходами генератора импульсов и дешифратора нул , при этом в.чоды дешифратора нул  соединены соответственно с выходами входного регистра и информационными входами блока анализа.

На чертеже показан предлагаемый преобразователь кодов.

Преобразователь содержит генератор 1 импульсов , элемент 2 И, входной регистр 3, дешифратор 4 нул , блок 5 анализа, дешифратор 6, формирователь 7 адреса, переключатель 8 эквивалентов, накопитель 9, выходной сумматор 10, входные шины 11 и выходные шины 12.

Преобразователь кодов работает следующнм образом. Генератор 1 импульсов непрерывно вырабат з1вает последовательность импульсов , элемент 2 И открываетс , и последовательность импульсов поступает на формирователь 7 адреса. Импульсы генератора 1 импульсов осуш,ествл ют синхронизацию работы всего устройства, первоначальный адрес накопител  9 формируетс  формирователе .м 7 адреса в соответствии с сигналами, пр11ход ш,ими от переключател  8 эквивалентов .

Адрес начальной  чейки накопител  9, установленный при помош,и переключател  8 эквивалентов считываетс  первым тактирующим импульсом, поступающим от элемента 2 И л подаетс  на накопитель 9. Считанный ио данному адресу код состоит из двух групп сигналов. Перва  группа сигналов  вл етс  информационной, подаетс  на выходной сумматор 10 и дл  образовани  выходного кода, а втора   вл етс  командной, подаетс  на дешифратор 6 и служит дл  управлени  процессом преобразовани . Па выходе одной из шин дешифратора 6 в соответствии с кодом лоступившей команды по вл етс  сигнал, который поступает на опрос одного или нескольких разр дов блока 5 анализа. Выходной сигнал блока 5 анализа в зависимости от входного кода, записанного в анализируемом разр де (или группе разр дов), устанавливает тот или другой адрес следующей  чейки в формирователе 7 адреса.

Вторым импульсом, .поступающим от генератора 1 импульсов, через элемент 2 И по очередному адресу, установленному в формирователе 7 адреса, считываетс  нова  группа сигналов, состо ща  также из информадионной части, котора  подаетс  на выходной .сумматор 10, и управл ющей, постуиающей на дешифратор 6. Дальнейшее преобразование входного кода осуществл етс  автоматически по ирограмме, записанной в дополнительных запоминающих  чейках накопител  9. После полного преобразовани  кода последней командой, поступающей из накопител  9 на дешифратор 6, последний выдает сигнал, обнул ющий входной регистр 3 и формирователь 7 адреса. Дешифратор 4 нул  вырабатывает запрещающий сигнал на элемент 2 И. Импульсы от генератора 1 импульсов не .проход т через элемент 2 И, и схема нрекращает работу.

При преобразовании непозиционных кодов в иозицнониые и обратно последовательный опрос разр дов входного кода неприемлем. В этом случае необходимо осуществл ть неоднократный опрос разр дов входного кода. С этой целью в предлагаемом преобразователе дешиф.ратор 6 соединен с выходными шинами дополнительных элементов накопител . Это дает возможность производить поразр дный опрос преобразуемого кода в произвольном пор дке в соответствии с кодом, поступающим из накопител  9.

Использование элеменга И, дешифратора нул , блока анализа формировател  адреса и накопител  .позволило значительно расщирить класс решаемых преобразователем задач и увеличить его универсальность.

Claims (2)

1.. св. № 277406, кл. G 06F 5/02, 1969,

2.Авт. св. № 331382, кл. G 06F 5/02, 1972.