SU147026A1

SU147026A1 - Быстродействующий параллельный преобразователь кода Баркера в двоичный код

Info

Publication number: SU147026A1
Application number: SU657502A
Authority: SU
Inventors: Н.Р. Шульгин
Original assignee: Н.Р. Шульгин
Priority date: 1960-03-07
Filing date: 1960-03-07
Publication date: 1961-11-30

Description

Известны быстродействующие параллельные преобразователи кода Баркера в двоичный код, построенные на феррит-транзисторных элементах .

В предлагаемом преобразователе дл упрощени устройства использована ключева схема импульсного типа, подключающа нужный подразр д в зависимости от значени предшествующего младшего разр да .

Дл выполнени логической операции «НЕ в верхней чейке ключа подразр да А каждого разр да введена обмотка дл принудительной записи двоичной единицы за такт до приема кода Баркера на преобразователь и дополнительна обмотка считывани импульсом кода предществующего младшего разр да. Дл увеличени быстродействи преобразовател операци подразр дного преобразовани кода осуществл етс путем подключени основных обмоток считывани ферриттранзисторных чеек каждого разр да к выходам соответствующих блокинг-генераторов активной линии задержки.

На чертеже приведена принципиальна схема описываемого преобразовател .

Дл преобразовани в двоичный код предлагаемый преобразователь переключает подразр ды кода Баркера таким образом, чтобы выполн лась последовательность следующих элементарных логических операций: Cn- Bn-{- Cп- An Cn

где Cj - перенос или значение предществующего младщего разр да в двоичном коде; С,- - инверси переноса; Л,-; S, - информаци , поступающа на соответствующие входы преобразовател .

9)0 Сю

CjoOii-4-C

№ 147026- 2 Принцип действи преобразовател рассматриваетс на примере работы элементов одного разр да.

Код Баркера поступает на препбразователь параллельно в ченкн } и 2 каждого разр да. За такт до приема кода Баркера в дополнительные обмотки записи верхних чеек 3 ключевых схем записываетс двоична «1. В момент записи кода Баркера на чейки преобразовател импульс кода предшествующего младшего разр да Сд спишет (по дополнительной обмотке .считывани ) «1 с чейки 3 на чейку 4. Поэтому в момент считывани тактом /ю срабатывает ключева схема на чейках 4 и У, т. е двоичный код разр да будет представлен значением BIO.

Согласно выражению (I) имеем

1.5,0 + 0.10 Cir,

т. е. Cio io.

Очевидно, что при значении двоичный код разр да будет представлен подразр дом А

(9.Б,о-4-/., т. е. Cio io.

Результат преобразовани Сю переписываетс в верхнюю чейку 3 следуюш.его разр да и выдаетс на регистр 5.

Преобразование кода в последующих старших разр дах происходит аналогично.

Преобразователь использует дл считывани такты (), которые вырабатываютс блокинг-генераторами 6 активной линии задержки (7 - эмиттерные повторители). Благодар высокой частоте следовани тактов достигаетс высокое быстродействие преобразовател .

Управл ющие сигналы на входы 8 9 поступают с программирующего устройства. Полученный двоичный код записываетс параллельно в выходной регистр, построенный по двухтактной системе. Двоичный код выдаетс с регистра последовательно, начина со старшего разр да.

Описываемый преобразователь может быть использован, например , в качестве устройства ввода в специализированной электронной машине.

Предмет изобретени

Claims

1.Быстродействующий параллельный преобразователь кода Баркера в двоичный код, построенный на феррит-транзисторных элементах , отличающийс тем, что, с целью упрощени устройства, в нем использована ключева схема импульсного типа, подключающа нужный подразр д в зависимости от значени предшествующего младшего разр да.

2.Быстродействующий параллельЕ1ый преобразователь по п. 1, отличающийс тем, что, с целью выполнени Логической операции «НЕ, в верхней чейке ключа подразр да А каждого разр да введена обмотка дл принудительной записи двоичной единицы за такт до приема кода Баркера на преобразователь и дополнительна обмотка считывани импульсом кода предп ествующего младшего разр да.

3.Быстродействующий параллельный преобразователь по п. 1, отличающийс те.м, что, с целью увеличени быстродействи преобразовател , операци поразр дного преобразовани кода осуществл етс путем подключени основных обмоток считывани ферриттранзисторных чеек каждого разр да к выходам соответствующих блокинг-генераторов активной линии задержки.