SU503297A1 - Рециркул ционное запоминающее устройство - Google Patents
Рециркул ционное запоминающее устройствоInfo
- Publication number
- SU503297A1 SU503297A1 SU1779505A SU1779505A SU503297A1 SU 503297 A1 SU503297 A1 SU 503297A1 SU 1779505 A SU1779505 A SU 1779505A SU 1779505 A SU1779505 A SU 1779505A SU 503297 A1 SU503297 A1 SU 503297A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- output
- block
- amplitude
- binary
- outputs
- Prior art date
Links
Landscapes
- Compression, Expansion, Code Conversion, And Decoders (AREA)
Description
1
Изобретение относитс к области вычислительной техники и может быть использовано в системах дискретной обработки информации.
Известно рециркул ционное запоминающее устройство (ЗУ), содержащее блок управлени записью, выход которого соединен с формирователем , первый выход которого соединен с элементом задержки, выход которого подключен к усилителю, блок синхронизации, выход которого подсоединен к блоку управлени записью и блоку управлени считыванием , выход которого соединен с выходом устройства .
Недостатком такого рециркул ционного двоичного ЗУ вл етс его мала информационна емкость, необходимость нрименени нескольких линий задержки дл увеличени общей информационной емкости ЗУ.
Дл увеличени информационной емкости предложенное устройство содержит дополнительный формирователь, преобразователь аналог-код и логический блок, выход которого соединен со входом блока синхронизации, а вход логического блока подключен к выходу преобразовател аналог-код, вход которого соединен с выходом усилител . Вход элемента задержки соединен с выходом дополнительного формировател , вход которого подключен к выходу блока управлени записью.
На чертеже приведена блок-схема предлагаемого устройства.
Устройство содержит блок 1 управлени записью , формирователи 2 и 3, элемент 4 задержки , усилитель 5, преобразователь 6 аналог-код , логический блок 7, блок 8 синхронизации , блок 9 управлени считыванием.
Работа рециркул ционного запоминающего устройства происходит следующим образом.
Последовательность двоичных импульсов с одного входа рециркзл ционного ЗУ и синхронна с ней последовательность двоичных импульсов с другого входа этого ЗУ через блок 1 управлени записью поступает на формирователи 2 и 3. В зависимости от комбинации одновременно присутствующнх на обоих входах импульсов в линии задержки возбуждаетс импульс единичной, двойной или тройной амплитуды. Этот импульс после задержки
п усилени в усилителе 5 поступает на преобразователь 6 аналог-код. В частности, если преобразователь выполнен на амплитудных селекторах и его выходы скоммутированы в логическом блоке 7, импульс поступает на
Claims (1)
- входы трех амплитудных селекторов блока 6 с трем уровн ми селекции, соответствующими импульсам единичной, двойной или тройной амплитЗды. Выходы трех амплитудных селекторов блока 6 скоммутированы с помощью логического блока 7 так, что импульс единичной амплитуды дает двоичный импульс на одном выходе логического блока, импульс двойной амплитуды дает двоичный импульс на другом выходе логического блока, импульс тройной амплитуды дает двоичные импульсы на обоих выходах логического блока 7 одновременно . С выходов логического блока 7 двоичные импульсы поступают на 8, а с обонх выходов блока синхронизации - на блоки управлени записью и считыванием, образу два независимых кольца рециркул ции. С обоих выходов блока 9 управлени считыванием записанна информаци выдаетс из ЗУ. Аналогичным образом может быть построено рециркул ционное двоичное запоминающее устройство с числом формирователей большим , чем два, и соответственно усложненной схемой преобразовани амплитуды импульса в двоичный код. Формула изобретени Рециркул ционное запоминающее устройство , содержащее блок управлени записью, выход которого соединен с формирователем, первый выход которого соединен с элементом задержки , выход которого подключен к усилителю , блок синхронизации, выход которого подсоединен к блоку управлени записью и блоку управлени считыванием, выход которого соединен с выходом устройства, отличающеес тем, что, с целью увеличени информационной емкости, устройство содержит дополнительный формирователь, преобразователь аналог-код и логический блок, выход которого соединен со входом блока синхронизации, а вход логического блока подключен к выходу преобразовател аналог-код, вход которого соединен с выходом усилител , вход элемента задержки соединен с выходом дополнительного формировател , вход которого подключен к выходу блока управлени записью.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU1779505A SU503297A1 (ru) | 1972-04-30 | 1972-04-30 | Рециркул ционное запоминающее устройство |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU1779505A SU503297A1 (ru) | 1972-04-30 | 1972-04-30 | Рециркул ционное запоминающее устройство |
Publications (1)
Publication Number | Publication Date |
---|---|
SU503297A1 true SU503297A1 (ru) | 1976-02-15 |
Family
ID=20512648
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU1779505A SU503297A1 (ru) | 1972-04-30 | 1972-04-30 | Рециркул ционное запоминающее устройство |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU503297A1 (ru) |
-
1972
- 1972-04-30 SU SU1779505A patent/SU503297A1/ru active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS6240693A (ja) | ニブル・モ−ド機能を有する半導体記憶装置 | |
JPS6489678A (en) | Signal processing system | |
KR890015157A (ko) | 고속 디지탈 신호처리 프로세서 | |
SU503297A1 (ru) | Рециркул ционное запоминающее устройство | |
US3564514A (en) | Programmable logic apparatus | |
KR920007187A (ko) | 반도체 기억장치 | |
US3337858A (en) | Storage and retrieval of orthogonally related signals | |
JPS5779547A (en) | Digital converting circuit for more than one input analog data | |
JP2812154B2 (ja) | 半導体記憶装置 | |
SU663113A1 (ru) | Двоичный счетчик | |
US3431492A (en) | Transient signal recording system utilizing different frequency recording drivers including means for sampling different portions of the transient signal at different frequencies | |
KR950001477A (ko) | 기억 회로 | |
SU484561A1 (ru) | Устройство формировани отроб-импульса дл магнитных накопителей | |
SU483705A1 (ru) | Оперативное запоминающее устройство | |
SU474808A1 (ru) | Устройство дл сокращени избыточности информации | |
SU720507A1 (ru) | Буферное запоминающее устройство | |
SU1032446A1 (ru) | Устройство дл ввода информации | |
SU1368978A2 (ru) | Пороговый элемент | |
SU404127A1 (ru) | Устройство для усиления и селекции сигналов | |
SU1591049A1 (ru) | Фотоэлектрическое считывающее устройство 2 | |
GB1486311A (en) | High speed digital information storage | |
SU881727A1 (ru) | Устройство дл сбора дискретной информации | |
KR0185786B1 (ko) | 메모리 제어회로 | |
RU1807562C (ru) | Дешифратор врем импульсных кодов | |
SU410465A1 (ru) |