На чертеже представлена схема устройства . Устройство содержит адресный регистр 1, блок запоминани 2, информационный регистр четного байта 3, информационный регистр нечетного байта 4, блок управлени 5, блок формировани 6, коммутатор приема четного байта 7, коммутатор приема нечетного байта 8, коммутатор записи четного байта 9 и коммутатор записи нечетного байта 10. Выход -блока управлени 5 и единичный выход младшего разр да регистра 1 соединены соответственно с первым и вторым входами блока формировани 6, первый выход которого соединен с первыми входами коммутаторов 7, 8 и 9, 10. Второй выход блока формировани б соединен с вторыми входами коммутаторов 7-10. Третьи входы коммутаторов 7 и 8 соединены с первым выходом блока запоминани 2, четвертые входы - со вторым выходом блока запоминани 2, а выходы - со входами информационных регистров четног о,.3 и нечетного 4 байтов соответственноГНуход .. регистра 3 соединен с третьими входами коммугаторов 9 и 10, четвертые входы Kof9pbfx соединены с выходом регистра 4,а - соответственно с первым и вторым вход-ами блока запоминани 2. Блок управлени 5 выдает сигнал, с помощью которого в блоке формировани б в зависимости от состо ни младшего разр да адресного регистра 1 вырабатываютс сигнал «Пр мо (при нулевом состо нии младшего разр да регистра адреса I) сигнал «НАКРЕСТ (при единичном). Оба сигнала «ПРЯМО и «НАКРЕСТ управл ют опросом кодовых шин чтени и записью информации в блок запоминани 2. Сигнал «ПРЯМО подаетс на управл ющие входы коммутаторов 7 и 8, которые онрашивают кодовые шины чтени четного и нечетного байтов блока запоминани 2 соответственно . Таким образом, при выработке сигнала «ПРЯМО в регистр 3 заноситс информаци с кодовых шин четного байта, а в регистр 4- с кодовых шин нечетного байта. Сигнал «ПРЯМО также подаетс на управл ющие входы коммутаторов 9 и 10, которые опрашивают соответственно выходы регистров 3 и 4 и передают информацию из этих регистров соответственно на кодовые шины записи четного и нечетного байтов. Сигнал «НАКРЕСТ также поступает на управл ющие входы коммутаторов 7, 8 и 9, 10. Причем этот сигнал опрашивает кодовые шины чтени четного байта на входе коммутатора 8 и кодовые шины чтени нечетного байта на входе коммутатора 7. Это позвол ет прин ть информацию «НАКРЕСТ. Так , Q сигнал «НАКРЕСТ подаетс на управл ющие входы коммутаторов 9 и 10, которые опрашивают соответственно выходы регистров 4 и 3, то информаци из этих регйстров в блок запоминани 2 поступает «НАКРЕСТ, т. к. записываетс на прежнее Предмет изобретени Оперативное запоминающее устройство, солЧержащее адресный регистр, блок запоминани , информационные регистры четного и нечетного байтов и блок управлени , отличающеес тем, что, с целью расширени функциональных возможностей устройства, оно содержит блок формировани , коммутаторы приема четного и нечетного байтов и коммутаторы записи четного и нечетного байтов; причем выход блока, управлени и единичный выход младшего разр да адресного регистра соединены соответственно с первым и вторым входами блока формировани , первый выход которого соединен с первыми входами коммутаторов приема и записи четного и нечетного байтов, второй выход - со вторыми в.ходами коммутаторов приема и записи четного и нечетного байтов; третьи входы коммутатора приема четного и нечетного байтов соединены с первым выходом блока злпоминани ; четвертые входы - со вторым выходом блока запоминани , а выходы - соответственно с входом информаплонных регистров четного и нечетного байтов; выход ипформационного регистра четнего байта соединен с третьими входами коммутаторов записи четного и нечетного байтов , четвертые входы которых соединены с 1 ыходом информационного регистра нечетнего байта, а выходы - соответственно с первым и вторым входами блока запоминани .