SU796909A1 - Устройство дл записи и контрол пРОгРАММиРуЕМыХ блОКОВпОСТО ННОй пАМ Ти - Google Patents

Description

I

Изобретение относитс  к эапоминак щнм устройствам.

Известно устройство дл  записи и контрол  программируемых блс сов посто нной пам ти, содержащее регистры, задающий генератор, формирователи сигналов и схему сравнени  13 .

Недостатком этого устройства  вл етс  невысокое быстродействие.

Наиболее близким к изобретению по своему решению  вл етс  устройство дл  записи и контрол  программируемых блоков посто нной пам ти, содержащее ре- гистр текущего адреса и регистр данных,

одни из входов которых подключены к Bbf

ходам задающего генератора и блсжа оперативной пам ти, а выходы - соответст венно к первым входом формировател  адресных счгналов и формировател  сигналов данных, компаратор конечного адреса, входы которого соединены с (исходами регистра конечного адреса ir регистра текущего адреса, компаратор выходг ых данных, один ив входов KOTiipoio подключен ко

вхсау устройства, а другие входы соединны с выходами регистра данных и блсжа оперативной пам ти, один из входов которого подключен к выходу счетчика, и блок управлени  ,

Недостатком этого устройства  вл етс  отсутствие универсальности при работе с разнотипными программными блсжами пам ти, что сужает область применени  устройства.

Цель изобретени  - расщиренне области применени  устройства за счет обеспечени  возможности записи   конт род  разнотипных блсков пам ти.

Поставленна  цель достигаетс  том, что устройство содержит блок аналоговой пам ти, ключи, цкфроаналоговый преобразователь , дещифратор, дополнительны блс« оперативной пам ти и счетчик, формирователь синхросигналов и блок программируемых синхросигналов, причем входы блока аналоговой пам ти соедино- ны с выходами ключей, выходы - со вторыми входами формировател  адре(-:ги,|х

сигналов и формировател  сигналов данны и первым входом формировател  синхросигналов , второй вход которого подключен к выходу блсжа программируемых синхроимпульсов и другим входам регистр ра текущего адреса и регистра данных, а выход к одному иа выходов устройства , выходы дешифратора и цифроаналогового преобразовател  соединены со входами ключей, а входы - соответственно с выходами дс юлнительного счетчика   дополнительного блока оперативной пам ти , первый вход которого подключен к выходу дополнительного счетчипка, выход блсжа управлени  соединен со входом дополнительного счетчика, вторым входом дополнительного блока оперативной пам ти и одним из входов блока программируемых синхроимпульсов, другой вход которого подключен к выходу задающего генератора.

На чертеже изображена блок-схема предложенного устройства.

Устройство содержит блок 1 управлени , регистр 2 текущего адреса, регистр 3 конечного адреса, регистр 4 данных, задающий генератор 5, блек 6 оператив- ной пам ти, счетчик 7, компаратор 8 конечного адреса, компаратср 9 данных. Входы и выходы устройства подключают с  к выходам и входам индивидуального модул  10, который через контакты 11 соедин етс  с программируемым блсжом 12 посто нной пам ти.

Устройство также содержит блок 13 аналоговой пам ти, ключи 14, дешифратор 15, дополнительныеблдк 16 оперативной пам ти и счетчик 17, цифроаналоговый преобразователь 18, формиро ватель 19 адресных сигналов, формирователь 20 сигналов данных, формирователь

21синхросигналов, блок 22 программируемых синхросигналов,

Выходы регистров 2 и 4 подключены к первым входам формирователей 19 и 20 соответственно. Один из входов 6 соединен с выходом счетчика 7, Входы блсжа 13 соединены с выхода- .ма ключей 14, а выходы - со вторыми входами формирователей 19 и 20 и первьлм входом формировател  21, второй BXOQ которого подключен к выходу блока

22н другим входам регистров 2 н 4, а выход - к одному из выходов устройства

Выходы дешифратора 15 а преобразовател  18 соединены со входами ключей 14, а входы - соответственно с выходам 1счетчика 17. Выхса блока 1 соединен со вхс ом счетчика 17, вторым входом блока 16 и одним из входов блока 22, другой вход которого подключен к выходу задающего генератора 5„

Устройство работает следующим образом .

К модулю 10 через контакты 11 пспключаетс  программируемый блок 12 поо то нной пам ти.

И а блока i в соответствии с программой вхоцного контрол  необходима  инфорк аци  заноситс  в блок 16 дл  зада НИИ величины верхних и нижних границ импульсов формирователей 19, регистров 3 и 4 с целью определени  начала и

конца контрол , в блок 22 дл  выбора номера канала, задержки и длительности импульсов синхронизации, в задающий генератор 5.

По команде из блока 1 в соответстВИИ с .временной диаграммой работы блока 12-блок 22 программируемых синхроимпульсов выдает сигналы на индивидуальный модуль 10, на регистры 2 и 4, По первоначальному адресу, записанному в регистре 2, информаци  считываетс  из блока 12 на компаратор 9, где идет сравнение с содержимым регистра 4. Положительный результат сравнени  позвол ет добавить единицу в регистр

2 с периодсум, определ емым задающим генератором 5. Отрицательный результат сравнени  поступает в блек 1 и 8апреща ет добавление единицы в регистр 2. При сравнении содержимого регистра 2 с содержимым регистра 3 в блок 1 проходит команда Годен.

Формирование величин верхних и нижних границ импульсов формирователей 19. 21 происходит автономно после записи в блок 16 последнего слова. Счетчик 17 тактируетс  собственным внутренним ге- нераторсм. Каждое состо ние счетчика 17 расшифровываетс  дешифратором 15 в позиционный йод и вызывает считывание соответствующего слова в виде двоичноьго кода из блока 16.

Двоичный код каждого слова из блока 16 преобразуетс  цифроаналоговым преобразователем 18 в аналоговый сигнал. Этот сигнал черев отсрытый соответсгвующим позиционным кодом дешифратора 15 ключ 14 поступает и запоминаетс  в блоке 13. С выходов блока 13 соответствующие сигналы напр жени  поступают на формирователи 19-21. Этими напр жени ми подготавливаютс  к работе формирователи 19-21.

Claims (2)

1. После подготовки формирователей 19- 21 с регистра 2 на формирователь 19 последовательно поступают кеды адресов  чеек программируемого блсжа 12. Они, преобразовыва сь формирователем 19 адреса в необхсщймую форму, пос-1упают на адресные входы бпска 12. С кодом каждого адреса блсжа 12 выдаетс  управл ющий сигнал бпокам 22, Этот сир нал через формирователь 21 также посту . пает на соответствующие входы блока 12 По кажцому адресу происходит считывание инффмации выбранной  чейки, блока 12 и сравнение втой информапии с первоначально записанной в регистре 4 компаратором 9. Так продолжаетс  до тех пор, пока код регистра 2 не сравнитс  с кодом регистра 3 компараторсм 8. Компаратор 8 выдает в блок 1 соответст вующий сигнал. Цикл входного контрол  работоспособности блока 12 заканчиваетс . После проведени  входного функпионального контрол  выпопн етс  программирование в соответствии с таблицей истинности , занесенной в блок 1. С втсй цепью после занесени  требуемой информации и подготовки к работе формирова тепей 19-21 аналогично описанному выш с регистра 4 на формирователь 20 сик- хро но с каждым адресом nocTjmaeT ин формаци , в соответствии с которой прО исходит электрическое программирование блока 12. Отличи  режима программировани  от режима входного контрол  следующие. Добавление единицы в регистр 2 проводитс  по команде из блока 1, а не из задающего генератора 5. Оакн из каналов синхронизации выбираетс  дл  организации паувы пос е прор раммировани , в режиме; программирован в течение паузы проводитс  контрсшь правильности программировани  в аавис мости от типа блока 12 после каждого бита или всего слова, Задающий генератор 3 необходим толь ко дл  организации синхроимпульсов в паузы в блоке 22. Режим программировани  выполн етс  как и в первом случае до тех пор, пока код регистра 2 не станет равным коду регистра 3. После окончани  режима программировани  проводитс  режим выходного функ ционального контрол . Отличие режима выходного контрол  от входного состоит в том, что ожидаема  информаци  дл  сравнени  при считывании на блсжа 12 на компаратор 9 поступает из бпсжа 6, в который предварительно была занесена из блсжа 1, добавление единицы в счет чик 7 и регистр 2 идет синхронно по сигналу иа генератора 5 с частотой пре дельной дл  конкретного типа блсжа l2f если объем пам ти блока 6 меньше пам ти блсжа 12, то режим выходного фугжционального контрол  повтор етс  несколько раз, при ВТОМ последовательно увеличиваетс  содержимое регистра 2, Окончание выходного функционального контрол  проводитс  так же .по содержимому регистра 3. Описанное устройство  вл етс  более . универсальным по сравнению с известнь -ми , а также отличаетс  повышенной наде жностью и точнсютью работы. Формула изобретени  Устройство дл  записи и контрол  программируемых блоков посло нной пам ти , содержащее регистр текущего адреса и регистр данных, одни из входов которых подключены к выходам эадаго щего генератора и блсжа оперативной па-м ти , а выходы - соответственно к первым выходам формировател  адресных сигналов и формировател  сигналовданйь,1г, компаратс конечного -адреса, входы которого соединены с выходами регнсп-ра конечного адреса к регистра текущего адреса, компаратор данных, один из входов которого подключен ко входу устройства , а другие входы соединены с выходами регистра данных и блока оперативной пам ти, один из входов которого подключен к выходу счетчика, и блок управлени , отлича ющее с  тем, что, с целью расширени  области npta eнени  устройства за счет обеспечени  возможносгти . записи и контрол  разнотип« ных блоков пам ти, оно содержит блок анайоговсй пам ти, ключи, цифроаналого вый преобразователь, дешифратор, ДОпси- нительные бпсж оперативной пам ти и счетчик, формирователь синхросигналов и блок программируемых синхросигналов причем входы бпсжа аналоговой пам ти соединены с выходами ключей, а выхо ды со вторыми входами формировател  адресных сигналов в формировател  сигналов данных и первым входсы формировател  сннхросигналов, второй вход которого подключен к выходу бЬсжа програм мкруемых синхроимпульсов и другим входам регисл-ра текущего адреса и регнстр а данных, а выход - к однс  у ив выходов устройства, выходы дешифратора и цифроаналогового преобразовател  соедипены со вхонами ключей, а входы - соответственно с выходами дополнительного счэтчика и дополнительного блока оперативной пам ти, первый вход которо го подключен к выходу дополнительного счетчика, выход блока управлени  соединен со входом доаолнительного счетчика , вторым входом дополнительного бло- 10 кл.

   . n

   (3-11 С 17/00 (прототип). Л

   J

   ж

   /f

   W .- « , т -Jf -. 4F. )--t- кп оперативной naNlgTH и о/пшм на входов блока программируемых синхроимпульсов, другой вход которого подключен к выходу задающего генератора. Источники инфо змации, прин тые во внимание при экспертизе 1.Патент ФРГ № 2505285, кл. Q 11 С 17/00,
2. 2.Патент ОРГ № 2505300,