JP3100204B2 - 絶対値エンコーダにおけるカウンタリセット方法 - Google Patents
絶対値エンコーダにおけるカウンタリセット方法Info
- Publication number
- JP3100204B2 JP3100204B2 JP03299051A JP29905191A JP3100204B2 JP 3100204 B2 JP3100204 B2 JP 3100204B2 JP 03299051 A JP03299051 A JP 03299051A JP 29905191 A JP29905191 A JP 29905191A JP 3100204 B2 JP3100204 B2 JP 3100204B2
- Authority
- JP
- Japan
- Prior art keywords
- reset
- counter
- voltage
- power supply
- absolute value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Transmission And Conversion Of Sensor Element Output (AREA)
- Analogue/Digital Conversion (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、絶対値エンコーダにお
けるカウンタリセット方法に関し、特に、専用のリセッ
トラインを用いることなくリセット用電圧を印加し、エ
ンコーダ本体に設けられるラインの数を減らすための新
規な改良に関する。
けるカウンタリセット方法に関し、特に、専用のリセッ
トラインを用いることなくリセット用電圧を印加し、エ
ンコーダ本体に設けられるラインの数を減らすための新
規な改良に関する。
【０００２】
【従来の技術】従来、用いられていたこの種の絶対値エ
ンコーダにおけるカウンタリセット方法としては種々あ
るが、その中で代表的なものについて述べると、一般
に、図３で示される構成が採用されていた。すなわち、
図３において符号１で示されるものは入力軸２を有する
絶対値エンコーダ本体であり、この絶対値エンコーダ本
体１には、シリアルデータ３ａを出力するシリアルデー
タライン３、主電源４ａを供給するための主電源ライン
４、内部の絶対値を記憶するためのカウンタ（図示せ
ず）に外部バッテリー電源５ａを供給するための外部バ
ッテリー電源ライン５及びリセット電圧６ａを供給する
ためのリセット電圧ライン６が接続されている。
ンコーダにおけるカウンタリセット方法としては種々あ
るが、その中で代表的なものについて述べると、一般
に、図３で示される構成が採用されていた。すなわち、
図３において符号１で示されるものは入力軸２を有する
絶対値エンコーダ本体であり、この絶対値エンコーダ本
体１には、シリアルデータ３ａを出力するシリアルデー
タライン３、主電源４ａを供給するための主電源ライン
４、内部の絶対値を記憶するためのカウンタ（図示せ
ず）に外部バッテリー電源５ａを供給するための外部バ
ッテリー電源ライン５及びリセット電圧６ａを供給する
ためのリセット電圧ライン６が接続されている。
【０００３】従って、前述のカウンタをリセットする場
合には、リセット電圧６ａを専用のリセット電圧ライン
６によってカウンタに供給し、リセット動作を行ってい
た。
合には、リセット電圧６ａを専用のリセット電圧ライン
６によってカウンタに供給し、リセット動作を行ってい
た。
【０００４】
【発明が解決しようとする課題】従来の絶対値エンコー
ダにおけるカウンタリセット方法は、以上のように構成
されていたため、次のような課題が存在していた。すな
わち、カウンタに供給するリセット電圧を専用のリセッ
ト電圧ラインを介して送っていたため、その分、エンコ
ーダ本体に接続するラインの数が増えることになり、エ
ンコーダ本体を外部の装置と電気的に接続する場合の最
大の障害となっていた。
ダにおけるカウンタリセット方法は、以上のように構成
されていたため、次のような課題が存在していた。すな
わち、カウンタに供給するリセット電圧を専用のリセッ
ト電圧ラインを介して送っていたため、その分、エンコ
ーダ本体に接続するラインの数が増えることになり、エ
ンコーダ本体を外部の装置と電気的に接続する場合の最
大の障害となっていた。
【０００５】本発明は、以上のような課題を解決するた
めになされたもので、特に、専用のリセットラインを用
いることなくリセット用電圧を印加し、エンコーダ本体
に設けられるラインの数を減らすようにした絶対値エン
コーダにおけるカウンタリセット方法を提供することを
目的とする。
めになされたもので、特に、専用のリセットラインを用
いることなくリセット用電圧を印加し、エンコーダ本体
に設けられるラインの数を減らすようにした絶対値エン
コーダにおけるカウンタリセット方法を提供することを
目的とする。
【０００６】
【課題を解決するための手段】本発明による絶対値エン
コーダにおけるカウンタリセット方法は、入力軸の回転
数を記憶するカウンタを有する絶対値エンコーダにおい
て、前記カウンタのリセット端子にリセット回路と電圧
比較回路を直列接続し、前記カウンタのバックアップ用
の外部バッテリー電源ラインを介して、前記外部バッテ
リー電源のバッテリー電圧にリセット用電圧を上乗せし
た状態で前記電圧比較回路に供給すると共に前記バッテ
リー電圧を前記カウンタの電源端子に供給し、前記リセ
ット用電圧が前記電圧比較回路で検出され前記リセット
回路から出力されるリセット信号を前記リセット端子に
入力して、前記カウンタのリセットを行うようにした方
法である。
コーダにおけるカウンタリセット方法は、入力軸の回転
数を記憶するカウンタを有する絶対値エンコーダにおい
て、前記カウンタのリセット端子にリセット回路と電圧
比較回路を直列接続し、前記カウンタのバックアップ用
の外部バッテリー電源ラインを介して、前記外部バッテ
リー電源のバッテリー電圧にリセット用電圧を上乗せし
た状態で前記電圧比較回路に供給すると共に前記バッテ
リー電圧を前記カウンタの電源端子に供給し、前記リセ
ット用電圧が前記電圧比較回路で検出され前記リセット
回路から出力されるリセット信号を前記リセット端子に
入力して、前記カウンタのリセットを行うようにした方
法である。
【０００７】
【０００８】
【作用】本発明による絶対値エンコーダにおけるカウン
タリセット方法においては、リセット電圧が外部バッテ
リー電源のバッテリー電圧に上乗せされた状態で、外部
バッテリー電源ラインを経て、絶対値エンコーダ本体の
カウンタに入力されるため、絶対値エンコーダ本体に接
続されるラインの数を従来よりも１本少なくすることが
できる。
タリセット方法においては、リセット電圧が外部バッテ
リー電源のバッテリー電圧に上乗せされた状態で、外部
バッテリー電源ラインを経て、絶対値エンコーダ本体の
カウンタに入力されるため、絶対値エンコーダ本体に接
続されるラインの数を従来よりも１本少なくすることが
できる。
【０００９】
【実施例】以下、図面と共に本発明による絶対値エンコ
ーダにおけるカウンタリセット方法の好適な実施例につ
いて詳細に説明する。なお、従来例と同一又は同等部分
には同等符号を付して説明する。図１及び図２は本発明
による方法を示すためのもので、図１は全体構成を示す
構成図、図２はブロック図である。
ーダにおけるカウンタリセット方法の好適な実施例につ
いて詳細に説明する。なお、従来例と同一又は同等部分
には同等符号を付して説明する。図１及び図２は本発明
による方法を示すためのもので、図１は全体構成を示す
構成図、図２はブロック図である。
【００１０】図１及び図２において符号１で示されるも
のは、入力軸２を有する絶対値エンコーダ本体であり、
この絶対値エンコーダ本体１には、シリアルデータ３ａ
を出力するシリアルデータライン３、主電源４ａを供給
するための主電源ライン４、内部の絶対値を記憶するた
めのカウンタ２０にバックアップ用としての外部バッテ
リー電源５ａを供給するための外部バッテリー電源ライ
ン５が接続されている。
のは、入力軸２を有する絶対値エンコーダ本体であり、
この絶対値エンコーダ本体１には、シリアルデータ３ａ
を出力するシリアルデータライン３、主電源４ａを供給
するための主電源ライン４、内部の絶対値を記憶するた
めのカウンタ２０にバックアップ用としての外部バッテ
リー電源５ａを供給するための外部バッテリー電源ライ
ン５が接続されている。
【００１１】前記カウンタ２０のリセット端子２０ａに
は、リセット回路２１及び電圧比較回路２２が直列に接
続され、この電圧比較回路２２には、外部バッテリー電
源５ａのバッテリー電圧２３が印加されていると共に、
このバッテリー電圧２３はカウンタ２０の電源端子２０
ｂに接続されている。
は、リセット回路２１及び電圧比較回路２２が直列に接
続され、この電圧比較回路２２には、外部バッテリー電
源５ａのバッテリー電圧２３が印加されていると共に、
このバッテリー電圧２３はカウンタ２０の電源端子２０
ｂに接続されている。
【００１２】従って、前述の構成において、カウンタ２
０のカウンタデータ、エラーメッセージデータ（例え
ば、カウンターオーバーフローエラー又はバッテリーエ
ラー）等をリセットする場合、バッテリー電圧２３にリ
セット用電圧２４を上乗せした状態で電圧比較回路２２
に供給すると、このリセット用電圧２４が検出されてリ
セット回路２１からのリセット信号２１ａがカウンタ２
０のリセット端子２０ａに入力され、リセットが行われ
る。
０のカウンタデータ、エラーメッセージデータ（例え
ば、カウンターオーバーフローエラー又はバッテリーエ
ラー）等をリセットする場合、バッテリー電圧２３にリ
セット用電圧２４を上乗せした状態で電圧比較回路２２
に供給すると、このリセット用電圧２４が検出されてリ
セット回路２１からのリセット信号２１ａがカウンタ２
０のリセット端子２０ａに入力され、リセットが行われ
る。
【００１３】前記リセット電圧２４は、外部バッテリー
電源ライン５を経てカウンタ２０に入力されているた
め、従来のリセット電圧ラインを用いることなく、リセ
ット電圧の入力を行うことができる。
電源ライン５を経てカウンタ２０に入力されているた
め、従来のリセット電圧ラインを用いることなく、リセ
ット電圧の入力を行うことができる。
【００１４】
【発明の効果】本発明による絶対値エンコーダにおける
カウンタリセット方法は、以上のように構成されている
ため、次のような効果を得ることができる。すなわち、
リセット電圧を外部バッテリー電源ラインを共用して供
給するようにしたため、従来のリセット電圧ラインを不
要とすることができ、ラインの数を減少させることがで
きる。
カウンタリセット方法は、以上のように構成されている
ため、次のような効果を得ることができる。すなわち、
リセット電圧を外部バッテリー電源ラインを共用して供
給するようにしたため、従来のリセット電圧ラインを不
要とすることができ、ラインの数を減少させることがで
きる。
【図１】本発明による絶対値エンコーダにおけるカウン
タリセット方法を示す全体構成図である。
タリセット方法を示す全体構成図である。
【図２】ブロック図である。
【図３】従来の絶対値エンコーダを示す構成図である。
２ 入力軸 ５ 外部バッテリー電源ライン ５ａ 外部バッテリー電源 ２０ カウンタ ２３ バッテリー電圧 ２４ リセット用電圧
Claims (1)
- 【請求項１】 入力軸(2)の回転数を記憶するカウンタ
(20)を有する絶対値エンコーダにおいて、前記カウンタ
(20)のリセット端子(20a)にリセット回路(21)と電圧比
較回路(22)を直列接続し、前記カウンタ(20)のバックア
ップ用の外部バッテリー電源ライン(5)を介して、前記
外部バッテリー電源(5a)のバッテリー電圧(23)にリセッ
ト用電圧(24)を上乗せした状態で前記電圧比較回路(22)
に供給すると共に前記バッテリー電圧(23)を前記カウン
タ(20)の電源端子(20b)に供給し、前記リセット用電圧
(24)が前記電圧比較回路(22)で検出され前記リセット回
路(21)から出力されるリセット信号(21a)を前記リセッ
ト端子(20a)に入力して、前記カウンタ(20)のリセット
を行うようにしたことを特徴とする絶対値エンコーダに
おけるカウンタリセット方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03299051A JP3100204B2 (ja) | 1991-11-14 | 1991-11-14 | 絶対値エンコーダにおけるカウンタリセット方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03299051A JP3100204B2 (ja) | 1991-11-14 | 1991-11-14 | 絶対値エンコーダにおけるカウンタリセット方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05133767A JPH05133767A (ja) | 1993-05-28 |
| JP3100204B2 true JP3100204B2 (ja) | 2000-10-16 |
Family
ID=17867576
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP03299051A Expired - Fee Related JP3100204B2 (ja) | 1991-11-14 | 1991-11-14 | 絶対値エンコーダにおけるカウンタリセット方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3100204B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3046469B2 (ja) * | 1993-03-09 | 2000-05-29 | 株式会社三協精機製作所 | 多回転アブソリュートエンコーダ |
| US7804427B1 (en) | 2009-03-20 | 2010-09-28 | Honda Motor Co., Ltd. | Device and method for automatic reset of encoder |
-
1991
- 1991-11-14 JP JP03299051A patent/JP3100204B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05133767A (ja) | 1993-05-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3100204B2 (ja) | 絶対値エンコーダにおけるカウンタリセット方法 | |
| JPS6322387B2 (ja) | ||
| JPS58123656U (ja) | 電話機 | |
| JPS6055129U (ja) | 出力回路 | |
| JPS6253738U (ja) | ||
| JPS6068167A (ja) | ア−ク溶接用直流電源装置 | |
| JPH06149429A (ja) | プルアップ抵抗切り替え回路 | |
| JPH0571926U (ja) | 共通インタフェース回路 | |
| JPH0536943U (ja) | クリアパルス生成回路 | |
| JPS60138399U (ja) | ステツピングモ−タ駆動装置 | |
| JPS61143334U (ja) | ||
| JPS60172434U (ja) | 始動時誤動作防止回路 | |
| JPS59155848U (ja) | バツクアツプ電源装置 | |
| JPH03101413A (ja) | パッケージの実装信号出力方式 | |
| JPS5859037U (ja) | 電子複写機の故障表示装置 | |
| JPS59169631U (ja) | デ−タ入力装置 | |
| JPS62298204A (ja) | Ｃｍｏｓゲ−トアレイ | |
| JPS5914426U (ja) | 入力回路 | |
| JPS5890748U (ja) | 電圧比較器の保護回路 | |
| JPS60112447A (ja) | 印刷機用タイミング信号発生装置 | |
| JPS59103199A (ja) | 測定システム | |
| JPS58141651U (ja) | マルチドロツプ伝送回路における保護回路 | |
| JPS6014535U (ja) | 電子回路 | |
| JPS6034616U (ja) | 電源回路 | |
| JPH08313299A (ja) | エンコーダ装置のエンコーダｉｄ設定方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |