JPS60109312A - 増幅回路 - Google Patents
増幅回路Info
- Publication number
- JPS60109312A JPS60109312A JP58216716A JP21671683A JPS60109312A JP S60109312 A JPS60109312 A JP S60109312A JP 58216716 A JP58216716 A JP 58216716A JP 21671683 A JP21671683 A JP 21671683A JP S60109312 A JPS60109312 A JP S60109312A
- Authority
- JP
- Japan
- Prior art keywords
- current
- transistor
- collector
- base
- emitter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
この発明は差動増幅回路形式の増幅回路に関する。
一般に、電子機器に於いては、差動増幅回路形式の増幅
回路がしばしば用いられる。
回路がしばしば用いられる。
第１図は従来の増幅回路を示す回路図である。
図に於いて、トランジスタＱ、とトランジスタＱ２のエ
ミッタは共通接続され、その接続点と電源ＶＣＣ間には
電流源Ｉ、が挿入されている。
ミッタは共通接続され、その接続点と電源ＶＣＣ間には
電流源Ｉ、が挿入されている。
トランジスタＱ１のコレクタは接地され、トランジスタ
Ｑ２のコレクタは負荷抵ｖＴ、）Ｌ＋を弁して接地され
ている。トランジスタＱｓ−Ｑｚのベースは差動入力端
子１１ 、１２４こ接続されている。Ｓｉは信号源であ
る。才た。低出力インピーダンスを得る為、出力バッフ
ァとしてエミッタホロワが用いられている。エミッタホ
ロワを構成するトランジスタＱ、のベースはトランジス
タＱ、のコレクタに接続され、コレクタは接地され、エ
ミッタは他方を電源ＶＣＣに接続された電流源ｌ、に接
続されるとともに出力端子１３に接続されている。
Ｑ２のコレクタは負荷抵ｖＴ、）Ｌ＋を弁して接地され
ている。トランジスタＱｓ−Ｑｚのベースは差動入力端
子１１ 、１２４こ接続されている。Ｓｉは信号源であ
る。才た。低出力インピーダンスを得る為、出力バッフ
ァとしてエミッタホロワが用いられている。エミッタホ
ロワを構成するトランジスタＱ、のベースはトランジス
タＱ、のコレクタに接続され、コレクタは接地され、エ
ミッタは他方を電源ＶＣＣに接続された電流源ｌ、に接
続されるとともに出力端子１３に接続されている。
この回路の出力電圧Ｖ０は差動入力電圧を■１とすると
。
。
但し、ｖＴ−３二Ｊ−
α：トランジスタＱｌ、Ｑ２のベース接地電流増幅率
■。：電流源ＩＩ 、Ｉ２の電流値
ｖＢＢ３：トランジスタＱ３のベース・エミッタ間電圧
に：゛ポルツマン定数
ｑ：電子の電荷
Ｔ：絶対温度
となる。
しかしながら、上記構成の場合１式（１）からも明らか
なように、出力電圧ｖ０のレベルはベース接地電流増幅
率αに大きく左右され、ベース接地電流増幅率αが小さ
くなれば、それに比例してゲインが小さくなる。％に、
半導体集積回路化に際してトランジスタとしてＰＮＰ
）ランジスタを用いると、ＰＮＰトランジスタのペース
愛他電流増幅率αは小さいから、ゲインの低下が大きい
。さらに、ベース接地電流増幅率αが小さい場合、この
ベース接地電流増幅率αの変動に起因するゲインの変動
が大きくなるという問題がある。例えば、ベース接地電
流増幅率αが０．９５〜０．９８の間で変動したとする
と（エミッタ接地電流増幅率βは１９〜４９の間で変動
する）、ゲインは０．２７ｄＢの変動幅を持つ。
なように、出力電圧ｖ０のレベルはベース接地電流増幅
率αに大きく左右され、ベース接地電流増幅率αが小さ
くなれば、それに比例してゲインが小さくなる。％に、
半導体集積回路化に際してトランジスタとしてＰＮＰ
）ランジスタを用いると、ＰＮＰトランジスタのペース
愛他電流増幅率αは小さいから、ゲインの低下が大きい
。さらに、ベース接地電流増幅率αが小さい場合、この
ベース接地電流増幅率αの変動に起因するゲインの変動
が大きくなるという問題がある。例えば、ベース接地電
流増幅率αが０．９５〜０．９８の間で変動したとする
と（エミッタ接地電流増幅率βは１９〜４９の間で変動
する）、ゲインは０．２７ｄＢの変動幅を持つ。
この発明は上記の事情に対処すべくなされたもので、ト
ランジスタのペース接地電流増幅率が低下したり、変動
してもゲインかはどんと変動しない増幅回路を提供する
ことを目的とする。
ランジスタのペース接地電流増幅率が低下したり、変動
してもゲインかはどんと変動しない増幅回路を提供する
ことを目的とする。
この発明は、差動増幅回路に於いて、コレクタに負荷が
接続されたトランジスタのコレクタに、そのベース電流
と略等しい電流を強制的に流し込むことにより（あるい
はコレクタから強制的に引き抜くことにより）、前記負
荷の両端に発生する電圧が前記トランジスタのベース接
地電流増幅率の変動の影響を受けないよ°うにしたもの
である。
接続されたトランジスタのコレクタに、そのベース電流
と略等しい電流を強制的に流し込むことにより（あるい
はコレクタから強制的に引き抜くことにより）、前記負
荷の両端に発生する電圧が前記トランジスタのベース接
地電流増幅率の変動の影響を受けないよ°うにしたもの
である。
以下１図面を参照してこの発明の一実施例を詳細に説明
する。
する。
第１図は一実／ｉＩｌ＋ｌｌの１包絡図である。図に於
いて、トランジスタＱｓ＋ 、 Ｑ１０は差動対を成し
。
いて、トランジスタＱｓ＋ 、 Ｑ１０は差動対を成し
。
そのエミッタの共通＃特恵と電源ＶＣＣ間Ｏこは電流＃
ｔＩ＋＋か挿入されている。トランジスタＱｓ＋のコレ
クタは負荷抵抗Ｒ１１を介して接地されている。トラン
ジスタＱ１！のコレクタはダイオード接続のトランジス
タＱＣｓを順方向に弁して接地されている。トランジス
タＱｏ 、 Ｑｔ２のベースは差ｍ１１入力端子１１．
１２に接続されてＧ）る。
ｔＩ＋＋か挿入されている。トランジスタＱｓ＋のコレ
クタは負荷抵抗Ｒ１１を介して接地されている。トラン
ジスタＱ１！のコレクタはダイオード接続のトランジス
タＱＣｓを順方向に弁して接地されている。トランジス
タＱｏ 、 Ｑｔ２のベースは差ｍ１１入力端子１１．
１２に接続されてＧ）る。
Ｓ、はこの差動入力端子１１．１２間に挿入される信号
源である。
源である。
Ｑ＋ｔはエミツトホロワを成すトランジスタで。
そのベースはトランジスタＱ、のコレクタに接読され、
コレクタは接地されている。トランジスタＱＩ５はトラ
ンジスタＱＣｓとカレントミラー回路を成し、そのベー
スはトランジスタＣｈｓのベースとコレクタとの共通接
続点に接続さ、ａ。
コレクタは接地されている。トランジスタＱＩ５はトラ
ンジスタＱＣｓとカレントミラー回路を成し、そのベー
スはトランジスタＣｈｓのベースとコレクタとの共通接
続点に接続さ、ａ。
エミッタは接地されている。
トランジスタＱ＋４のエミッタとトランジスタＱＣｓの
コレクタは共通接続され、その接続点はトランジスタＱ
＋ａのコレクタに接αされている。
コレクタは共通接続され、その接続点はトランジスタＱ
＋ａのコレクタに接αされている。
トランジスタＱ＋ａのベースと１−ス間にはノくイアス
’を源ＶＢＢが挿入されている。トランジスタＱ＋ａの
コレクタと電源ＶＣＣ間にはｉＬ流源Ｉｌｌが挿入され
ている。この電流源Ｉ＋２を流れる電流は電流源Ｉ１１
を流れる電流と略等しし）。
’を源ＶＢＢが挿入されている。トランジスタＱ＋ａの
コレクタと電源ＶＣＣ間にはｉＬ流源Ｉｌｌが挿入され
ている。この電流源Ｉ＋２を流れる電流は電流源Ｉ１１
を流れる電流と略等しし）。
上記構成に於いて動作を説明する。電流源Ｉ目を流れる
電流Ｉ。は信号［Ｓｉの信号レベルに従ってトランジス
タＱ＋ｔ ＋ Ｑ＋ｔのエミ゛ツタに振り分けられる。
電流Ｉ。は信号［Ｓｉの信号レベルに従ってトランジス
タＱ＋ｔ ＋ Ｑ＋ｔのエミ゛ツタに振り分けられる。
トランジスタＱ＋ｔのエミ゛ンタに振り分けられた電流
を１．とすると、この′亀流のうち、（１−α）ＩＰ分
がトランジスタＱｓ＋のベースに流れ、αＩ Ｆ、分が
コレクタに流れる。
を１．とすると、この′亀流のうち、（１−α）ＩＰ分
がトランジスタＱｓ＋のベースに流れ、αＩ Ｆ、分が
コレクタに流れる。
トランジスタＱ１６はバイアス出、源ＶＢＢによって常
時活性領域で動作するようＯこ設定されている。したが
って、このトランジスタＱＩ６のコレクタにはαＩｏな
る電流が流れる。この電流αＩＯはトランジスタＱ＋＋
ｖ Ｑｌｌのコレクタ電流の和に略等しい。このコレ
クタ電流はトランジスタＱＩ、のコレクタとトランジス
タＱＩ４のエミッタに振り分けられる。この場合、トラ
ンジスタＱＣｓのコレクタにはカレントミラー作用によ
り。
時活性領域で動作するようＯこ設定されている。したが
って、このトランジスタＱＩ６のコレクタにはαＩｏな
る電流が流れる。この電流αＩＯはトランジスタＱ＋＋
ｖ Ｑｌｌのコレクタ電流の和に略等しい。このコレ
クタ電流はトランジスタＱＩ、のコレクタとトランジス
タＱＩ４のエミッタに振り分けられる。この場合、トラ
ンジスタＱＣｓのコレクタにはカレントミラー作用によ
り。
トランジスタＱ＋２のコレクタ電流と略等しい電流が流
れる。したがって、トランジスタＱ１４のエミッタには
トランジスタＱ１１のコレクタ電流と略等しい゛電流が
流れる。トランジスタＱｕのコレクタ′電流はそのエミ
ッタ電流ＩＰと略等しＩ／ｌしたがって、トランジスタ
ＱＩ４のベースにはトランジスタＱ＋、のベース電流と
略等しい電流が流れる。このベース電流はトランジスタ
Ｃｂｔのコレクタより負荷抵抗Ｒ１１に流れる。
れる。したがって、トランジスタＱ１４のエミッタには
トランジスタＱ１１のコレクタ電流と略等しい゛電流が
流れる。トランジスタＱｕのコレクタ′電流はそのエミ
ッタ電流ＩＰと略等しＩ／ｌしたがって、トランジスタ
ＱＩ４のベースにはトランジスタＱ＋、のベース電流と
略等しい電流が流れる。このベース電流はトランジスタ
Ｃｂｔのコレクタより負荷抵抗Ｒ１１に流れる。
このように第２図の回路では、トランジスタＱ＋＋のベ
ース電流と略等しい電流がトランジスタＱＩ４のベース
よりトランジス９ Ｑｌｌのコレクタに流し込まれる。
ース電流と略等しい電流がトランジスタＱＩ４のベース
よりトランジス９ Ｑｌｌのコレクタに流し込まれる。
これにより、トランジスタＱｕのベース電流の変動の影
響はトランジスタＱｓ４のペース′成流によって相殺さ
れ、トランジスタＱｕのコレクタ可動はそのベース電流
の変動、−言い換えれば、トランジスタＱ＋＋のペース
接地電Ｒ，増幅率αの変動にほとんど影響されなくなる
。特に１回路を半導体集積化した場合（才。
響はトランジスタＱｓ４のペース′成流によって相殺さ
れ、トランジスタＱｕのコレクタ可動はそのベース電流
の変動、−言い換えれば、トランジスタＱ＋＋のペース
接地電Ｒ，増幅率αの変動にほとんど影響されなくなる
。特に１回路を半導体集積化した場合（才。
トランジスタＱ＋＋とＱ１０とのペア性がかなり高い精
度で得られるので上記効果は太きＧ）。
度で得られるので上記効果は太きＧ）。
このように、トランジスタＱＣｓのコレクタ？倉流がそ
のペース接＠霜、流増幅率αの変動にＧよとんど影響さ
れなくなることにより、負荷抵抗８口の両端電圧もその
影響をほとんど受けなくなる。
のペース接＠霜、流増幅率αの変動にＧよとんど影響さ
れなくなることにより、負荷抵抗８口の両端電圧もその
影響をほとんど受けなくなる。
式（２）は出力端子１３から得られる出力電圧ｖｏを示
す。
す。
但し、ｖＢＥ１４：トランジスタＱＩ４のベース・エミ
ッタ間電、圧 式（１） 、 （２）に於いて、Ｒ１＝Ｒｔｔとすると
１両式（１） 、 （２１は、電流Ｉ。の係数が式（１
）では、αであるのに対し１式（２）ではα（２−α）
である違いがある。第３図はαを０から１才で変化させ
た場合のα（２−α）の変化の状態を示す特性図である
。半導体集積回路化に於いては、上述の如く、ベース接
地電流増幅率αは０９５〜０．９８の範囲（エミッタ接
地を流増幅率換算で１９〜４９）で変動することが多い
。この変動範囲に於けるα（２−α）の変動範囲は０．
９９７５〜０．９９９６（エミッタ接地電流増幅率換算
で３９９〜２４９９）であり、αの変動範囲の約１５分
の１に縮少される。そして、出力ゲインの変動幅は０．
０２ ｄ Ｂとなり、従来回路と比較して極めて小さい
。
ッタ間電、圧 式（１） 、 （２）に於いて、Ｒ１＝Ｒｔｔとすると
１両式（１） 、 （２１は、電流Ｉ。の係数が式（１
）では、αであるのに対し１式（２）ではα（２−α）
である違いがある。第３図はαを０から１才で変化させ
た場合のα（２−α）の変化の状態を示す特性図である
。半導体集積回路化に於いては、上述の如く、ベース接
地電流増幅率αは０９５〜０．９８の範囲（エミッタ接
地を流増幅率換算で１９〜４９）で変動することが多い
。この変動範囲に於けるα（２−α）の変動範囲は０．
９９７５〜０．９９９６（エミッタ接地電流増幅率換算
で３９９〜２４９９）であり、αの変動範囲の約１５分
の１に縮少される。そして、出力ゲインの変動幅は０．
０２ ｄ Ｂとなり、従来回路と比較して極めて小さい
。
なお、第２図に盾いては、トランジスタＱ＋４はトラン
ジスタＱｓ＋のコレクタにそのベース電流と略等しい′
電流を流す模能と、低（、ｉ出力インピーダンスを得る
機能との２つの機能を得るのに泄用されている。したが
って、構成が簡単となり２部品点数の面で有利である。
ジスタＱｓ＋のコレクタにそのベース電流と略等しい′
電流を流す模能と、低（、ｉ出力インピーダンスを得る
機能との２つの機能を得るのに泄用されている。したが
って、構成が簡単となり２部品点数の面で有利である。
＄ ４１ｇ＋はトランジスタＱ＋＋ 、 Ｑ＋□のエミ
゛ツタに、゛遣流帰還抵抗ＲＩ！ ＋ Ｒａｓを挿入す
る実施セ１１を示す。
゛ツタに、゛遣流帰還抵抗ＲＩ！ ＋ Ｒａｓを挿入す
る実施セ１１を示す。
第５図はｐＮＰ トランジスタとＮＰＮ ｔ−ランジス
タとを入れ換えた実施例を示す。
タとを入れ換えた実施例を示す。
第４図及び第５図に示す各実施例に於し）でも。
先の第２図に示す実施例と同様の作用効果力３得られる
。
。
この発明は１克゛しＴ：ようｔ炸１’ｉｌ効泉苫府ず・
３−もので、トランジスタのベース接地１況流増率力Ｓ
低下したり、変動してもゲインがほとんど変動しない増
幅回路を提供することができる。
３−もので、トランジスタのベース接地１況流増率力Ｓ
低下したり、変動してもゲインがほとんど変動しない増
幅回路を提供することができる。
第１図は従来の増幅回路を示す回路図、第２図はこの発
明のポ１の実施例を示す回路図、第３図は、ｙ２１ネ１
の効果を説明する為の特性図、第４図はこの発明の第２
の実施例を示す回路図。 ム３５図はこの発明の第３の実施例を示す回路図である
。 Ｑ＋＋〜Ｑ＋ｅ・・・トランジスタ、Ｒ自〜ＲＩ３・・
・抵尻１” ＩＩ ＋ ＩＩ２・・・成流源＋Ｓｉ・・
・信号源、ＶＣＣ・・パ龜源＋ Ｖ２Ｏ・・・バイアス
電源。 出願人代理人 弁理士 鈴 江 武 豚箱１図 第２因 第３図 第４図
明のポ１の実施例を示す回路図、第３図は、ｙ２１ネ１
の効果を説明する為の特性図、第４図はこの発明の第２
の実施例を示す回路図。 ム３５図はこの発明の第３の実施例を示す回路図である
。 Ｑ＋＋〜Ｑ＋ｅ・・・トランジスタ、Ｒ自〜ＲＩ３・・
・抵尻１” ＩＩ ＋ ＩＩ２・・・成流源＋Ｓｉ・・
・信号源、ＶＣＣ・・パ龜源＋ Ｖ２Ｏ・・・バイアス
電源。 出願人代理人 弁理士 鈴 江 武 豚箱１図 第２因 第３図 第４図
Claims (1)
- 【特許請求の範囲】 コレクタに負荷が接続された第１のトランジスタ、この
トランジスタと差動対を成す第２のトランジスタ並びに
前記２つのトランジスタの動作電流を設定する第１の電
流源を備えた差動増幅回路と。 前記Ｈ１の電流源の電流と略等しい・電流を流す電流路
を有する電流源回路と。 入力端が前記第２のトランジスタのコレクタに接続され
、出力端が前記電流源回路の電流路に接続されるカレン
トミラー回路と。 ベースが前記第１のトランジスタのコレクタに接続され
、エミッタが前記電流源回路の電流路に接続され、エミ
ッタホロワとして動作する第３のトランジスタとを具備
した増幅回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58216716A JPS60109312A (ja) | 1983-11-17 | 1983-11-17 | 増幅回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58216716A JPS60109312A (ja) | 1983-11-17 | 1983-11-17 | 増幅回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60109312A true JPS60109312A (ja) | 1985-06-14 |
Family
ID=16692796
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58216716A Pending JPS60109312A (ja) | 1983-11-17 | 1983-11-17 | 増幅回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60109312A (ja) |
-
1983
- 1983-11-17 JP JP58216716A patent/JPS60109312A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4600893A (en) | Differential amplifier with improved dynamic range | |
| JPH027522B2 (ja) | ||
| US4451800A (en) | Input bias adjustment circuit for amplifier | |
| JPH0537822A (ja) | ガンマ補正回路 | |
| US4612513A (en) | Differential amplifier | |
| JPS60109312A (ja) | 増幅回路 | |
| US5444361A (en) | Wideband linear and logarithmic signal conversion circuits | |
| JPH0374922A (ja) | フィルタ回路 | |
| US4439745A (en) | Amplifier circuit | |
| JPH04369105A (ja) | 増幅器 | |
| JP3129071B2 (ja) | 電圧制御増幅器 | |
| JPS60248010A (ja) | 複合トランジスタ回路 | |
| JP3140107B2 (ja) | 差動増幅器 | |
| JPH03112214A (ja) | 電圧比較回路 | |
| JP3107590B2 (ja) | 電流極性変換回路 | |
| JP2969665B2 (ja) | バイアス電圧設定回路 | |
| US4047118A (en) | Transistor amplifier circuit | |
| JPS646583Y2 (ja) | ||
| JPH03284004A (ja) | エミッタフォロア回路 | |
| JPS6259926B2 (ja) | ||
| JPS59176910A (ja) | 増幅回路 | |
| KR960011406B1 (ko) | 연산트랜스콘덕턴스증폭기(ota) | |
| JPS6113403B2 (ja) | ||
| JPS6133710Y2 (ja) | ||
| JPH0837430A (ja) | 演算増幅器 |