JPS60108958A - プロセツサ間情報転送制御方式 - Google Patents
プロセツサ間情報転送制御方式Info
- Publication number
- JPS60108958A JPS60108958A JP21712983A JP21712983A JPS60108958A JP S60108958 A JPS60108958 A JP S60108958A JP 21712983 A JP21712983 A JP 21712983A JP 21712983 A JP21712983 A JP 21712983A JP S60108958 A JPS60108958 A JP S60108958A
- Authority
- JP
- Japan
- Prior art keywords
- processors
- processor
- information
- bus
- transfer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q3/00—Selecting arrangements
- H04Q3/42—Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker
- H04Q3/54—Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker in which the logic circuitry controlling the exchange is centralised
- H04Q3/545—Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker in which the logic circuitry controlling the exchange is centralised using a stored programme
- H04Q3/54541—Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker in which the logic circuitry controlling the exchange is centralised using a stored programme using multi-processor systems
- H04Q3/5455—Multi-processor, parallelism, distributed systems
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Multi Processors (AREA)
- Exchange Systems With Centralized Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明は、プロセッサ間情報転送制御方式に関し、特に
複数のプロセッサを用いて分散制御を行う場合に、ロー
カル・プロセッサ間の情報転送処理の負担を軽減できる
転送制御方式に関する。
複数のプロセッサを用いて分散制御を行う場合に、ロー
カル・プロセッサ間の情報転送処理の負担を軽減できる
転送制御方式に関する。
最近、マルチプロセッサによる分散制御のディジタル電
話交換機が開発されており、例えば、ローカル・プロセ
ッサにマイクロコンピュータを用い、各コントローラに
は四−カル・メモリを接続し、それぞれが各制御機能を
分担して遂行するものである。
話交換機が開発されており、例えば、ローカル・プロセ
ッサにマイクロコンピュータを用い、各コントローラに
は四−カル・メモリを接続し、それぞれが各制御機能を
分担して遂行するものである。
従来の機能分散システム構成について電話交換を例にと
り、第１図に従って説明する。第１図では、プロセッサ
としてはローカル・プロセッサ６゜７、８ （ＬＣ□、
ＬＣＢ、ＬＣｏ）、マスク・プロセッサ１２（ＣＣ）か
ら成り、それぞれの分担機能を実現するためのプログラ
ム及びデータ類が蓄積されているローカルメモリ９，１
０．１１．１３（ＬＭ、、ＬＭＢ、ＬＭｏ、ＬＭｏ）が
接続されている。具体的に、電話交換サービス実現上必
要な機能、すなわち加入者回路装置２ （ＬＵ）の制御
機能をローカル・プロセッサ６とメモリ９（ＬＣ□−Ｌ
Ｍ、）、スイッチ装置（ｓｗ）−の制御機能を四−カル
・プロセッサ７とメモリＩ Ｏ（Ｌ ＣＢ−ＬＭＢ）、
トランク装置類（ＴＲｉ）の制御機能をローカル・プロ
セッサ８とｌ ｌ （ＬＣｏ−ＬＭｏ）及びこねらＬＵ
、ＳＷ、ＴＲ工の動作を＃、括して一連する電話交換接
続動作として、制御を司る機能（主制御機能）と１ＩＩ
ｌ害時などの処置を行うシステム管理機能とをマスタ・
プロセッサ１２とメモ！Ｊ１３（ＣＣ−ＬＭ。） で分
担している。こねに加え、全プロセッサ６．７．８．１
２がらアクセス可能な共ａメモＵ１４ （ＣＭ）がら構
成され、全プロセッサ６〜８，１２及びＣＭ１４は共通
のバス（ｃ−ＢＵＳ）に接続されている。
り、第１図に従って説明する。第１図では、プロセッサ
としてはローカル・プロセッサ６゜７、８ （ＬＣ□、
ＬＣＢ、ＬＣｏ）、マスク・プロセッサ１２（ＣＣ）か
ら成り、それぞれの分担機能を実現するためのプログラ
ム及びデータ類が蓄積されているローカルメモリ９，１
０．１１．１３（ＬＭ、、ＬＭＢ、ＬＭｏ、ＬＭｏ）が
接続されている。具体的に、電話交換サービス実現上必
要な機能、すなわち加入者回路装置２ （ＬＵ）の制御
機能をローカル・プロセッサ６とメモリ９（ＬＣ□−Ｌ
Ｍ、）、スイッチ装置（ｓｗ）−の制御機能を四−カル
・プロセッサ７とメモリＩ Ｏ（Ｌ ＣＢ−ＬＭＢ）、
トランク装置類（ＴＲｉ）の制御機能をローカル・プロ
セッサ８とｌ ｌ （ＬＣｏ−ＬＭｏ）及びこねらＬＵ
、ＳＷ、ＴＲ工の動作を＃、括して一連する電話交換接
続動作として、制御を司る機能（主制御機能）と１ＩＩ
ｌ害時などの処置を行うシステム管理機能とをマスタ・
プロセッサ１２とメモ！Ｊ１３（ＣＣ−ＬＭ。） で分
担している。こねに加え、全プロセッサ６．７．８．１
２がらアクセス可能な共ａメモＵ１４ （ＣＭ）がら構
成され、全プロセッサ６〜８，１２及びＣＭ１４は共通
のバス（ｃ−ＢＵＳ）に接続されている。
一連の電話交換動作を実現するに際しては、上記の複数
の被制御装置類（ＬＵ、ＳＷ、ＴＲ□）を相互に［ｆづ
けて動作させる必要があり、このためには所要情報のプ
ロセッサ間通信が伴う。例えば、ローカル・プロセッサ
６（ＬＣ，）にて発呼検出が行われると、加入者回路２
の制御を行う一方、所要トランクに接続する８ｗ３内パ
スを設定するため、発呼検出したＬＵ２のｓｗ収容位置
番号の情報をローカル・デ′ロセッサ７（ＬＣＢ）へ転
送シなけれはならない。従来、この種の転送技術として
、Ｃ−ＢＵＳを経由して直接目的プロセッサへ転送する
が、あるいは共通メモリ１４（ＣＪの特定エリアにロー
カル・プロセッサ６（Ｌｃ、）が書き込み、それを目的
プロセッサで走査するといった方法がとられてきた。
の被制御装置類（ＬＵ、ＳＷ、ＴＲ□）を相互に［ｆづ
けて動作させる必要があり、このためには所要情報のプ
ロセッサ間通信が伴う。例えば、ローカル・プロセッサ
６（ＬＣ，）にて発呼検出が行われると、加入者回路２
の制御を行う一方、所要トランクに接続する８ｗ３内パ
スを設定するため、発呼検出したＬＵ２のｓｗ収容位置
番号の情報をローカル・デ′ロセッサ７（ＬＣＢ）へ転
送シなけれはならない。従来、この種の転送技術として
、Ｃ−ＢＵＳを経由して直接目的プロセッサへ転送する
が、あるいは共通メモリ１４（ＣＪの特定エリアにロー
カル・プロセッサ６（Ｌｃ、）が書き込み、それを目的
プロセッサで走査するといった方法がとられてきた。
こｔｖため、Ｃ−ＢＵＳの占有率は、システムスループ
ットのボトルネック条件を規定するものであったし、各
プロセッサ６〜８．１２’ｒは分担機能の他に、この転
送処理機能及びこれに伴う同期とりの機能が必要であっ
た。さらに、上記「ＬＵのＳＷ収容位置番号」の転送情
報にみらゎるように、通常単に機能上の６スイツチ閉成
”指示情報の他に詳細な制御パラメータについても転送
することになる。このことは、必要によっては適切な動
作を指示しなければならない主制御機能を司るマスク・
プロセッサＣＣと各ローカル・プロセッサ（Ｌ Ｃ）の
やりとり （インタフェース）も、Ｌ−６間転送制御形
態と統一をとるシステム設計がなされているのが通例で
あり、このため徹底したＣＣと各ＬＣ間の制御褐構の階
層化の実現を困難にしていた。
ットのボトルネック条件を規定するものであったし、各
プロセッサ６〜８．１２’ｒは分担機能の他に、この転
送処理機能及びこれに伴う同期とりの機能が必要であっ
た。さらに、上記「ＬＵのＳＷ収容位置番号」の転送情
報にみらゎるように、通常単に機能上の６スイツチ閉成
”指示情報の他に詳細な制御パラメータについても転送
することになる。このことは、必要によっては適切な動
作を指示しなければならない主制御機能を司るマスク・
プロセッサＣＣと各ローカル・プロセッサ（Ｌ Ｃ）の
やりとり （インタフェース）も、Ｌ−６間転送制御形
態と統一をとるシステム設計がなされているのが通例で
あり、このため徹底したＣＣと各ＬＣ間の制御褐構の階
層化の実現を困難にしていた。
本発明の目的は、このような従来の問題を解決し、分散
制御の各プロセッサ間の制御情報の転送に際して、転送
処理の負担を軽減するとともに、各プロセッサ用プログ
ラムの設計を簡単化することのできるプロセッサ間情報
転送制御方式を提供することにある。
制御の各プロセッサ間の制御情報の転送に際して、転送
処理の負担を軽減するとともに、各プロセッサ用プログ
ラムの設計を簡単化することのできるプロセッサ間情報
転送制御方式を提供することにある。
上記目的を達成するため、本発明のプロセッサ間情報転
送制御方式は、襟数プａセッサにより機能上の分散制御
を行う情報処理システムにおいて、上記僕数プロセッサ
を接続する専用バスおよび各プロセッサ内に専用の情報
転送回路をそれぞれ有し、分散制御用プロセッサの処理
結果等の転送情報および転送先を上記プロセッサに接続
されたり−カル・メモリにあらかじめ設定しておき、他
のプロセッサからの処理要求に応じて発行されるデータ
転送命令により“、上記専用の情報転送回路を起動し、
上記転送情報と転送先にしたがって、上記専用バスを介
し、他のプロセッサに転送することに特徴がある。
送制御方式は、襟数プａセッサにより機能上の分散制御
を行う情報処理システムにおいて、上記僕数プロセッサ
を接続する専用バスおよび各プロセッサ内に専用の情報
転送回路をそれぞれ有し、分散制御用プロセッサの処理
結果等の転送情報および転送先を上記プロセッサに接続
されたり−カル・メモリにあらかじめ設定しておき、他
のプロセッサからの処理要求に応じて発行されるデータ
転送命令により“、上記専用の情報転送回路を起動し、
上記転送情報と転送先にしたがって、上記専用バスを介
し、他のプロセッサに転送することに特徴がある。
以下、本発明の実施例を、図面により説明する。
第２図は、本発明の一実施例を示す機能分散形電話交換
機のプルツク図である。
機のプルツク図である。
第２図と第１図との構成上の相違点は、Ｃ−ＢＵＳの他
に、四−カル・プロセッサ６．７．８に接続されたＡ−
Ｂｕｓ （付加バス）を設けた点である。このバスは、
各ローカル・プロセッサ６゜７．８の付加データ転送制
御回路（図示省略）に接続され、各ローカル・プロセッ
サ６，７．８またはマスク・プロセッサ１２ （ＣＣ）
に接続されたローカル・メモリ９〜１１．１３ （ＬＭ
）内に第３図に示すような転送情報料−表（以後Ｒテー
ブルと呼ぶ）をあらかじめ設定しておき、これに従って
所要データ（以後Ｒデータと呼Ｊ：）を転送する。各ロ
ーカル・メモリ９〜１１．’１３内には分担機能に対応
したプログラムと、これに必要なデータ類が蓄積されマ
スタ・プロセッサ１２（ＣＣ）あるいは他ローカル・プ
ロセッサ（Ｌ Ｃ）からの処理要求に従ってＬＣ（又は
ＣＣ）では一般の逐次制御によるプログラム実行により
分担機能に一対応した処理が実行される。この１処理要
求の終了時点などで処理結果を含ｔｒＲデータの転送が
必要ｒなるが、このため特定のデータ転送命令（以後Ｒ
命令と呼ぶ）を設け、付加データ転送制御回路に起動を
かけると、ＬＣ（又はＣＣ）の一般命令処理動作とは独
立してＲデータ転送が実施され−ることになる。
に、四−カル・プロセッサ６．７．８に接続されたＡ−
Ｂｕｓ （付加バス）を設けた点である。このバスは、
各ローカル・プロセッサ６゜７．８の付加データ転送制
御回路（図示省略）に接続され、各ローカル・プロセッ
サ６，７．８またはマスク・プロセッサ１２ （ＣＣ）
に接続されたローカル・メモリ９〜１１．１３ （ＬＭ
）内に第３図に示すような転送情報料−表（以後Ｒテー
ブルと呼ぶ）をあらかじめ設定しておき、これに従って
所要データ（以後Ｒデータと呼Ｊ：）を転送する。各ロ
ーカル・メモリ９〜１１．’１３内には分担機能に対応
したプログラムと、これに必要なデータ類が蓄積されマ
スタ・プロセッサ１２（ＣＣ）あるいは他ローカル・プ
ロセッサ（Ｌ Ｃ）からの処理要求に従ってＬＣ（又は
ＣＣ）では一般の逐次制御によるプログラム実行により
分担機能に一対応した処理が実行される。この１処理要
求の終了時点などで処理結果を含ｔｒＲデータの転送が
必要ｒなるが、このため特定のデータ転送命令（以後Ｒ
命令と呼ぶ）を設け、付加データ転送制御回路に起動を
かけると、ＬＣ（又はＣＣ）の一般命令処理動作とは独
立してＲデータ転送が実施され−ることになる。
第３図は、ローカル・メモリ内（設定するＲテーブルの
１要素を３２ビツト／ＷｒＪのマシンを例にとり示した
ちのである。第１語には、次のＲデータの制御要／不要
（”ｌ”／”Ｏ”）を示すＮと、転送すべきデータ（Ｒ
データ）のアドレス（Ａａｒｌ）と語数（ＷＣ）を設定
し、第２語口には転送先のプロセッサ番号（Ｐ＋）と転
送先ローカル・メモリアドレス（Ａｄｒ ２ ）を設定
する。この２語で１転送処理を表現し、更「これ以上転
送が必要な場合は１、第１語口第０ビットのＮ表示でＲ
データが更に有ることを表示しており、”有り”の場合
には後続のアドレスに格納された次の要素をとり出して
続行することになる。
１要素を３２ビツト／ＷｒＪのマシンを例にとり示した
ちのである。第１語には、次のＲデータの制御要／不要
（”ｌ”／”Ｏ”）を示すＮと、転送すべきデータ（Ｒ
データ）のアドレス（Ａａｒｌ）と語数（ＷＣ）を設定
し、第２語口には転送先のプロセッサ番号（Ｐ＋）と転
送先ローカル・メモリアドレス（Ａｄｒ ２ ）を設定
する。この２語で１転送処理を表現し、更「これ以上転
送が必要な場合は１、第１語口第０ビットのＮ表示でＲ
データが更に有ることを表示しており、”有り”の場合
には後続のアドレスに格納された次の要素をとり出して
続行することになる。
第４図は、本方式による付加データ転送制御回路（斜線
内で示す）の−実現例を示したものである。Ｃ−Ｂｕｓ
経出でマスク・プロセッサ１２（ＣＣ）等からの処理要
求が到来すると、一旦バッファＢＵＦに貯えられて後、
その処理要求の付加情報として入ってきた所要Ｒデータ
に対応したＲテーブルを指すＲテーブル先頭アドレスか
らの相対値がレジスタ０ＤＳＶＲに退避される。ここで
、上記のＲ命令が実行されると、あらかじめＲテーブル
先頭アドレスが設定・保持されていたレジスタＰＴＲの
内容とレジスタ０ＤＳＶＲの内容が加算器ＡＤにより加
算され、メモリ・アドレスレジスタＭＡＲを通してロー
カル・メモリ９ （ＬＭ）のＲテーブルにアクセスされ
ることになる。
内で示す）の−実現例を示したものである。Ｃ−Ｂｕｓ
経出でマスク・プロセッサ１２（ＣＣ）等からの処理要
求が到来すると、一旦バッファＢＵＦに貯えられて後、
その処理要求の付加情報として入ってきた所要Ｒデータ
に対応したＲテーブルを指すＲテーブル先頭アドレスか
らの相対値がレジスタ０ＤＳＶＲに退避される。ここで
、上記のＲ命令が実行されると、あらかじめＲテーブル
先頭アドレスが設定・保持されていたレジスタＰＴＲの
内容とレジスタ０ＤＳＶＲの内容が加算器ＡＤにより加
算され、メモリ・アドレスレジスタＭＡＲを通してロー
カル・メモリ９ （ＬＭ）のＲテーブルにアクセスされ
ることになる。
第１語がレジスタＤＢＲ経出で、ＷＣ部はワードカウン
タ・レジスタ（ＷＣＲ）に設定されＡａｒｌ部はレジス
タＳＭＡＲに退避され、Ｎ部はコントローラＣＩ’ Ｌ
ｋ−伝えられる。次に、メモリ・アドレス・レジスタ
ＭＡＩ’ｔは＋１されて第゛２ｇ目がアクセスされ、Ｄ
ＢＲ−ＡＭＡＲ経由でＡ−ＢＵＳへＰ＋、Ａ１ｒ２が転
送される。その後レジスタＳＭＡＲからメモリ・アドレ
ス・レジスタＭＡＲにＡｄｒ ｌが設定され、Ｒデータ
が呼び出されてデータ・レジスタＡＤＢ経由で転送先プ
ロセッサへ転送され−る。ＲデータＩＲ毎にレジスタＡ
ＭＡＲを歩進設定し、ＲデータはレジースタＡＤＨ経由
でＷＣＲの値が示す詔数迄転送されることになる。
タ・レジスタ（ＷＣＲ）に設定されＡａｒｌ部はレジス
タＳＭＡＲに退避され、Ｎ部はコントローラＣＩ’ Ｌ
ｋ−伝えられる。次に、メモリ・アドレス・レジスタ
ＭＡＩ’ｔは＋１されて第゛２ｇ目がアクセスされ、Ｄ
ＢＲ−ＡＭＡＲ経由でＡ−ＢＵＳへＰ＋、Ａ１ｒ２が転
送される。その後レジスタＳＭＡＲからメモリ・アドレ
ス・レジスタＭＡＲにＡｄｒ ｌが設定され、Ｒデータ
が呼び出されてデータ・レジスタＡＤＢ経由で転送先プ
ロセッサへ転送され−る。ＲデータＩＲ毎にレジスタＡ
ＭＡＲを歩進設定し、ＲデータはレジースタＡＤＨ経由
でＷＣＲの値が示す詔数迄転送されることになる。
更に、１つの転送処理が終了すると、コントローラＣＴ
Ｌは先のＮ表示にもとづいて終了又は次の転送処理に
入ることになる。
Ｌは先のＮ表示にもとづいて終了又は次の転送処理に
入ることになる。
一方、転送先プロセッサの制御の流れについては、アド
レス情報、Ｒデータの流れについて詳しく記載してない
が、一般のバス回路動作と異なるものではない。メモリ
・アドレス・レジスタＡＭＡＲ経由でＰす、Ａ＋ｉｒ２
が入力されるが、Ｐすが自己プロセッサ番号と一致すれ
ばメモリ・データ・レジスタＡＤＢ経由で送られてくる
ＲＴ’−夕を受けとり、Ａｄｒ ２がＭＡＲに設定され
Ｒデータはメモリ・データ・レジスタＤＢＲ経由でメモ
リに書込まれることになる。なお、具体的なバス回路や
メモリアクセス回路の実現にあたってはバス占有の競合
制御回路、待ち合せのための回路も必要であるが、従来
技術で実現゛可能であり、説明図を省略している。
レス情報、Ｒデータの流れについて詳しく記載してない
が、一般のバス回路動作と異なるものではない。メモリ
・アドレス・レジスタＡＭＡＲ経由でＰす、Ａ＋ｉｒ２
が入力されるが、Ｐすが自己プロセッサ番号と一致すれ
ばメモリ・データ・レジスタＡＤＢ経由で送られてくる
ＲＴ’−夕を受けとり、Ａｄｒ ２がＭＡＲに設定され
Ｒデータはメモリ・データ・レジスタＤＢＲ経由でメモ
リに書込まれることになる。なお、具体的なバス回路や
メモリアクセス回路の実現にあたってはバス占有の競合
制御回路、待ち合せのための回路も必要であるが、従来
技術で実現゛可能であり、説明図を省略している。
上記の付加データ転送制御回路は、Ｃ−Ｂｕｓとは別幀
専用に設４すており、Ｒ命令発出後はＬＣの一般命令処
理動作とは独立して転送動作を行う点が本方式の特徴と
するところであり、上側の電話交換システム以外の複数
の被制御装置で構成され、これらを相互に関連させて動
作させる必要があるシステムにて、機能上の分散制御を
実現する場合には適用可能なものである。
専用に設４すており、Ｒ命令発出後はＬＣの一般命令処
理動作とは独立して転送動作を行う点が本方式の特徴と
するところであり、上側の電話交換システム以外の複数
の被制御装置で構成され、これらを相互に関連させて動
作させる必要があるシステムにて、機能上の分散制御を
実現する場合には適用可能なものである。
またＡ−Ｂｕｓに接続されないマスタ・プロセッサ１２
（ＣＣ）を含んだ構成例について述べたが、この主制
御機能を司るマスタ・プロセッサ１２（ＣＣ）にても、
Ａ−ＢＵＳＩ、、接続して所要情報を各ローカル・プロ
セッサＬＣに転送制御するといった他ＬＣとの接続構成
と同じにした構成にも適用できる（通常障害時の代替え
機構；同じプロセッサ構成が使えることを考慮してこの
ようなシステム構成がとられる）。
（ＣＣ）を含んだ構成例について述べたが、この主制
御機能を司るマスタ・プロセッサ１２（ＣＣ）にても、
Ａ−ＢＵＳＩ、、接続して所要情報を各ローカル・プロ
セッサＬＣに転送制御するといった他ＬＣとの接続構成
と同じにした構成にも適用できる（通常障害時の代替え
機構；同じプロセッサ構成が使えることを考慮してこの
ようなシステム構成がとられる）。
上記の付加データ転送制御回路はＣ−ＢＵＳとは別に専
用に設けており、Ｒ命令発行後は、ローカル・プロセッ
サＬＣの一般命令動作とは独立して転送制御動作を行う
。
用に設けており、Ｒ命令発行後は、ローカル・プロセッ
サＬＣの一般命令動作とは独立して転送制御動作を行う
。
以上説明したように、本発明によれば、■ＬＣ間情報転
送処理の負担が軽減され、ＬＣの処理能力が向上する。
送処理の負担が軽減され、ＬＣの処理能力が向上する。
■従来方式に比し、共通バス（Ｃ−ＢＵＳ）のプリセッ
サ間通信量が減少、あるいは共通メモリ（ＣＭ）を介す
る通信では共通メモリ所要量が減少する。
サ間通信量が減少、あるいは共通メモリ（ＣＭ）を介す
る通信では共通メモリ所要量が減少する。
■■、Ｃ用プｌグラムにおける情報転送処理、及びＣＣ
用プログラムの情報転送指令処理が不要となる。更に、
ＣＣ−Ｌ”０間のインタフェース上必要な情、報転送量
も少なくなり簡潔なものとなり、ＣＣ−ＬＣ間の制御機
構の階層化設計も可能となる。
用プログラムの情報転送指令処理が不要となる。更に、
ＣＣ−Ｌ”０間のインタフェース上必要な情、報転送量
も少なくなり簡潔なものとなり、ＣＣ−ＬＣ間の制御機
構の階層化設計も可能となる。
第１図は従来の機能分散形電話交換機のブロック図、第
２図は本発明の一実施例を示す機能分散形電話交換機の
ブロック図、第３図は第２図のローカル・メモリ内の転
送情報制御表（Ｒテーブル）の１要素を示す構成図、第
４図は本発明の一実施例を示す付加データ転送制御回路
のブロック図である。 １：加入者宅内装置、−２：加入者回路、３：スイッチ
装置、４．５４）ランク装置類、６，７゜８：ローカル
′・プロセッサ、９，１０，１１，１３：ローカル・メ
モリ、１２：マスタ・プロセッサ、Ｃ−ＢＵＳ ：共通
バス、Ａ−Ｂｕｓ ：付加バス、ＡＤＢ ： Ａ−ＢＵ
Ｓ用メモリ・デ〜り・レジスタ、ＡＭＡＲ： Ａ−ＢＵ
Ｓ用メモリ・アドレス・レジスタ、ＭＡＲ：ローカル・
メモリとのメモリ・アドレス・レジス々、ＤＢＲ：ロー
カル・メモリとのメモリ・データ・レジスタ、ＢＵＦ：
Ｃ−ＢＵＳ用バッファ・レジスタ、０ＤＳＶＲ：Ｒデー
タ先頭相対アドレス退避レジスタ、ＡＤ：加算器、ＷＣ
Ｒ：ワード・カウンタ・レジスタ、＋ｌ：＋１７ＪＴＩ
）Ｅ４ｍ、ＷＣＲ：ワード・カウンタ・レジスタ、ＣＴ
Ｌ：ローカル・プロセッサのコントローラ、Ｉ Ｂ−：
命令バッファ、ＤＢ：データ・バッファ、ＤＥＣ：デ
コーダ、ＳＭＡ Ｒ： Ａｄｒ １退避レジス＃、Ｒ−
Ａｄｒ＋Ｒデータ・テーブル先頭アドレス、ＲＤａｔＢ
：書き込み対象データ、ＷＣ／Ａｄｒ２：書き込み語
数／書き込み対象データのアドレス、Ｐ ｆ ／ Ａｄ
ｒ ｌ ：プロセッサ番号／Ｒデータ・書き込みアドレ
ス。
２図は本発明の一実施例を示す機能分散形電話交換機の
ブロック図、第３図は第２図のローカル・メモリ内の転
送情報制御表（Ｒテーブル）の１要素を示す構成図、第
４図は本発明の一実施例を示す付加データ転送制御回路
のブロック図である。 １：加入者宅内装置、−２：加入者回路、３：スイッチ
装置、４．５４）ランク装置類、６，７゜８：ローカル
′・プロセッサ、９，１０，１１，１３：ローカル・メ
モリ、１２：マスタ・プロセッサ、Ｃ−ＢＵＳ ：共通
バス、Ａ−Ｂｕｓ ：付加バス、ＡＤＢ ： Ａ−ＢＵ
Ｓ用メモリ・デ〜り・レジスタ、ＡＭＡＲ： Ａ−ＢＵ
Ｓ用メモリ・アドレス・レジスタ、ＭＡＲ：ローカル・
メモリとのメモリ・アドレス・レジス々、ＤＢＲ：ロー
カル・メモリとのメモリ・データ・レジスタ、ＢＵＦ：
Ｃ−ＢＵＳ用バッファ・レジスタ、０ＤＳＶＲ：Ｒデー
タ先頭相対アドレス退避レジスタ、ＡＤ：加算器、ＷＣ
Ｒ：ワード・カウンタ・レジスタ、＋ｌ：＋１７ＪＴＩ
）Ｅ４ｍ、ＷＣＲ：ワード・カウンタ・レジスタ、ＣＴ
Ｌ：ローカル・プロセッサのコントローラ、Ｉ Ｂ−：
命令バッファ、ＤＢ：データ・バッファ、ＤＥＣ：デ
コーダ、ＳＭＡ Ｒ： Ａｄｒ １退避レジス＃、Ｒ−
Ａｄｒ＋Ｒデータ・テーブル先頭アドレス、ＲＤａｔＢ
：書き込み対象データ、ＷＣ／Ａｄｒ２：書き込み語
数／書き込み対象データのアドレス、Ｐ ｆ ／ Ａｄ
ｒ ｌ ：プロセッサ番号／Ｒデータ・書き込みアドレ
ス。
Claims (1)
- 複数プロセッサにより機能上の分散制御を行う情報処理
システムにおいて、上記複数プロセッサを接続する専用
バスおよび各プロセッサ内に専用の情報転送回路をそれ
ぞれ有し、分散制御用プロセッサの処理結果等の転送情
報および転送先を上記プロセッサに接続されたローカル
・メモリにあらかじめ設定しておき、他のプロセッサか
らの処理要求に応じて発行されるデータ転送命令により
、上記専用の情報転送回路を起動し、上記転送情報と転
送先にしたがって、上記専用バスを介し、他のプロセッ
サに転送することを特徴とするプロセッサ間情報転送制
御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21712983A JPS60108958A (ja) | 1983-11-18 | 1983-11-18 | プロセツサ間情報転送制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21712983A JPS60108958A (ja) | 1983-11-18 | 1983-11-18 | プロセツサ間情報転送制御方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60108958A true JPS60108958A (ja) | 1985-06-14 |
Family
ID=16699303
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21712983A Pending JPS60108958A (ja) | 1983-11-18 | 1983-11-18 | プロセツサ間情報転送制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60108958A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07298319A (ja) * | 1994-04-26 | 1995-11-10 | Nec Corp | 電子交換機の通話路制御方式 |
| GB2307310B (en) * | 1995-11-20 | 1999-07-14 | Ford Motor Co | A method and system for maintaining clean spark plugs in a variable displacement engine |
-
1983
- 1983-11-18 JP JP21712983A patent/JPS60108958A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07298319A (ja) * | 1994-04-26 | 1995-11-10 | Nec Corp | 電子交換機の通話路制御方式 |
| GB2307310B (en) * | 1995-11-20 | 1999-07-14 | Ford Motor Co | A method and system for maintaining clean spark plugs in a variable displacement engine |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3781810A (en) | Scheme for saving and restoring register contents in a data processor | |
| JPH01150963A (ja) | 計算機におけるｉｐｌ方法 | |
| US4385351A (en) | Multiprocessor system with apparatus for propagating cache buffer invalidation signals around a circular loop | |
| JP3266470B2 (ja) | 強制順序で行う要求毎ライト・スルー・キャッシュを有するデータ処理システム | |
| JPH03228169A (ja) | 計算機システム | |
| JPS60108958A (ja) | プロセツサ間情報転送制御方式 | |
| JP2000207348A (ja) | デ―タ処理装置および方法 | |
| JPH0285941A (ja) | データ処理システム | |
| KR950004249B1 (ko) | 병렬처리 시스템에서의 호스트 컴퓨터와 노드 컴퓨터간의 데이타 전송방법 (Method for Transferring Data between the Host Computer and the Node Computer In a Parallel Processing System) | |
| JP2719280B2 (ja) | 計算機システムと高速ｉ／ｏデータ転送方法 | |
| JP2705955B2 (ja) | 並列情報処理装置 | |
| JP2000235516A (ja) | 演算機能付きメモリシステム及びそれに用いるメモリ制御方法並びにその制御プログラムを記録した記録媒体 | |
| JPH01263858A (ja) | マルチプロセッサシステム | |
| JP2710322B2 (ja) | データ転送装置 | |
| JP3228575B2 (ja) | データ通信方式 | |
| JPH0257399B2 (ja) | ||
| JPS6259347B2 (ja) | ||
| JPS5854478A (ja) | 主記憶制御方法 | |
| JPH0344753A (ja) | データ転送システム | |
| JPS6228852A (ja) | キヤツシユメモリのクリア方式 | |
| JPH04339492A (ja) | 構内自動交換機 | |
| JPH03265904A (ja) | プロセス制御システム | |
| JPS5931737B2 (ja) | 多重制御デ−タ処理システム | |
| JPS6036615B2 (ja) | メモリ制御方式 | |
| JPS59217284A (ja) | デ−タ処理装置のシステム制御装置 |