JPS60101662A - Ｄｍａ転送方式 - Google Patents
Ｄｍａ転送方式Info
- Publication number
- JPS60101662A JPS60101662A JP20832683A JP20832683A JPS60101662A JP S60101662 A JPS60101662 A JP S60101662A JP 20832683 A JP20832683 A JP 20832683A JP 20832683 A JP20832683 A JP 20832683A JP S60101662 A JPS60101662 A JP S60101662A
- Authority
- JP
- Japan
- Prior art keywords
- section
- input
- output
- dma
- dma transfer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
- G06F13/28—Handling requests for interconnection or transfer for access to input/output bus using burst mode transfer, e.g. direct memory access DMA, cycle steal
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Bus Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、主制御部のバスに、ＤＭＡ制御部、記憶部お
よび記憶部エリアに番地付けられた入出力部を有して成
るＤＭＡ転送方式に関する。
よび記憶部エリアに番地付けられた入出力部を有して成
るＤＭＡ転送方式に関する。
従来、ＤＭＡ転送方式は、記憶部とのＤＭＡ転送を必要
とする入出力部を、入出力部エリアに番地付けし、主制
御部が介在するデータ転送時と、介在しないＤＭＡ転送
時の入出力部へのアクセスモードとを同一（入出力部と
して制御する。）にする構成であった。
とする入出力部を、入出力部エリアに番地付けし、主制
御部が介在するデータ転送時と、介在しないＤＭＡ転送
時の入出力部へのアクセスモードとを同一（入出力部と
して制御する。）にする構成であった。
この従来のＤＭＡ転送方式について第１図を参照して説
明する。
明する。
図において、従来のＤＭＡ転送方式は、主制御部のバス
５に複式接続されるＤ Ｍ Ａ ｉｉ制御部２と、入出
力部エリアに番地付けられた入出力部３と、記憶部４と
それら各部を制御する主制御部１とより構成される。
５に複式接続されるＤ Ｍ Ａ ｉｉ制御部２と、入出
力部エリアに番地付けられた入出力部３と、記憶部４と
それら各部を制御する主制御部１とより構成される。
入出力部３は、入出力部エリアに番地付けされているの
で、主制御部１は、入出力系信号（アドレス、続出し、
書き込み信号等）Ｋより、入出力部３とのデータ転送を
制御する。ＤＭＡ転送時、アクセスモードを切り換えな
いので、入出力部３は、入出力部エリアに番地付けられ
ている。ＤＭＡ制御部２は、入出力系信号（読み出し、
書き込み信号等）とＤＭＡ要求、許可信号を入出力部３
に送受信すること罠より、ＤＭＡ転送を実行させる。
で、主制御部１は、入出力系信号（アドレス、続出し、
書き込み信号等）Ｋより、入出力部３とのデータ転送を
制御する。ＤＭＡ転送時、アクセスモードを切り換えな
いので、入出力部３は、入出力部エリアに番地付けられ
ている。ＤＭＡ制御部２は、入出力系信号（読み出し、
書き込み信号等）とＤＭＡ要求、許可信号を入出力部３
に送受信すること罠より、ＤＭＡ転送を実行させる。
しかし、従来の転送方式は、記憶部とのＤＭＡ転送を必
要とする入出力系信号して、主制御部が記憶部参照、命
令を使用することができないという欠点があった。
要とする入出力系信号して、主制御部が記憶部参照、命
令を使用することができないという欠点があった。
本発明は、上記欠点に鑑みてなされたもので、記憶部と
のＤＭＡ転送を必要とする入出力部を主制御部が介在す
るデータ転送時、記憶部エリア番地付けとし、一方、介
在しないＤＭＡ転送時、入出力部エリア番地付けとする
ことによシ、上記欠点を除去し、主制御部に、記憶部参
照、命令の入出力部への使用を可能にするＤＭＡ転送方
式を提供することを目的とするものである。
のＤＭＡ転送を必要とする入出力部を主制御部が介在す
るデータ転送時、記憶部エリア番地付けとし、一方、介
在しないＤＭＡ転送時、入出力部エリア番地付けとする
ことによシ、上記欠点を除去し、主制御部に、記憶部参
照、命令の入出力部への使用を可能にするＤＭＡ転送方
式を提供することを目的とするものである。
上記目的を達成すべく本発明は、主制御部のバスＫ、Ｄ
ＭＡ制御部、記憶部および記憶部エリアに番地付けられ
た入出力部を有して成るＤＭＡ転送方式に適用され、上
記入出力部の前段に、ＤＭＡ転送時、上記ＤＭＡ制御部
により制御され、記憶部エリア番地付から入出力部エリ
ア番地付けに該入出力部の配置を切り換えるアクセスモ
ード切換部を設けて成ることを特徴とする。
ＭＡ制御部、記憶部および記憶部エリアに番地付けられ
た入出力部を有して成るＤＭＡ転送方式に適用され、上
記入出力部の前段に、ＤＭＡ転送時、上記ＤＭＡ制御部
により制御され、記憶部エリア番地付から入出力部エリ
ア番地付けに該入出力部の配置を切り換えるアクセスモ
ード切換部を設けて成ることを特徴とする。
以下、本発明の実施例について第２図を参照して説明す
る。なお、第２図は本発明ＤＭＡ転送方式の一実施例を
示すブロック図である。
る。なお、第２図は本発明ＤＭＡ転送方式の一実施例を
示すブロック図である。
図において、本発明実施例は、主制御部１と、ＤＭＡ制
御部２と、入出力部３と、記憶部４とを有し、かつ、上
記入出力部の前段に設けられたアクセスモード切換部６
を設けて成る。なお、５は、主制御部パスである。
御部２と、入出力部３と、記憶部４とを有し、かつ、上
記入出力部の前段に設けられたアクセスモード切換部６
を設けて成る。なお、５は、主制御部パスである。
上記入出力部３は、記憶部エリアに番地付けられている
。入出力部３の前段に設けられたアクセスモード切換部
６は、ＤＭＡｆｌｌ制御部に制御され、ＤＭＡ転送時、
入出力部３を記憶部エリア番地付けから、入出力部エリ
ア番地付けに切り換える。
。入出力部３の前段に設けられたアクセスモード切換部
６は、ＤＭＡｆｌｌ制御部に制御され、ＤＭＡ転送時、
入出力部３を記憶部エリア番地付けから、入出力部エリ
ア番地付けに切り換える。
このような構成において、主制御部ｌが介在するデータ
転送の場合、入出力部３は記憶部エリアに番地付けられ
ているので、主制御部１は、記憶系信号（アドレス、読
み出し、書き込み信号等）により、入出力部３とのデー
タ転送を制御するので、記憶部参照、命令の適用が可能
となる。
転送の場合、入出力部３は記憶部エリアに番地付けられ
ているので、主制御部１は、記憶系信号（アドレス、読
み出し、書き込み信号等）により、入出力部３とのデー
タ転送を制御するので、記憶部参照、命令の適用が可能
となる。
一方、主制御部１が介在しないＤＭＡ転送の場合、ＤＭ
Ａ制御部２は、アクセスモード切換部６を起動して、入
出力部３の制御信号を記憶系信号から入出力系信号とＤ
ＭＡ許可信号に切り換えることＫより、入出力部３のＤ
ＭＡ転送を制御する。
Ａ制御部２は、アクセスモード切換部６を起動して、入
出力部３の制御信号を記憶系信号から入出力系信号とＤ
ＭＡ許可信号に切り換えることＫより、入出力部３のＤ
ＭＡ転送を制御する。
このように、記憶部エリアに番地付けられた入出力部の
前段に、ＤＭＡ制御部よ多制御され、ＤＭＡ転送時、ア
クセスモードを切り換えるアクセスモード切換部を設け
ることにより、主制御部は、ＤＭＡ転送を必要とする入
出力部に対して、記憶部参照、命令を適用することがで
きる。
前段に、ＤＭＡ制御部よ多制御され、ＤＭＡ転送時、ア
クセスモードを切り換えるアクセスモード切換部を設け
ることにより、主制御部は、ＤＭＡ転送を必要とする入
出力部に対して、記憶部参照、命令を適用することがで
きる。
本発明は以上説明したように、入出力部の前段にアクセ
スモード切換部を設けることにより、主制御部が記憶部
参照、命令を、ＤＭＡ転送を必要とする入出力部に適用
することを可能処する効果がある。
スモード切換部を設けることにより、主制御部が記憶部
参照、命令を、ＤＭＡ転送を必要とする入出力部に適用
することを可能処する効果がある。
第１図は従来のＤＭＡ転送方式の構成を示すブロック図
、第２図は本発明ＤＭＡ転送方式の一実施例の構成を示
すブロック図である。 １・・・主制御部 ２・・・ＤＭＡ制御部 ３・・・入出力部 ４・・・記憶部 ５・・・主制御部のバス ６・・・アクセスモード切換部 出願人 日本電気株式会社 第１図 第２図 ■
、第２図は本発明ＤＭＡ転送方式の一実施例の構成を示
すブロック図である。 １・・・主制御部 ２・・・ＤＭＡ制御部 ３・・・入出力部 ４・・・記憶部 ５・・・主制御部のバス ６・・・アクセスモード切換部 出願人 日本電気株式会社 第１図 第２図 ■
Claims (1)
- 【特許請求の範囲】 主制御部のバスに、ＤＭＡ制御部、記憶部および記憶部
エリアに番地付けられた入出力部を有して成るＤＭＡ転
送方式において、 上記入出力部の前段に、ＤＭＡ転送時、上記ＤＭＡ制御
部によシ制御され、記憶部エリア番地付から入出力部エ
リア番地付けに該入出力部の配置を切ル換えるアクセス
モード切換部を設けて成ることを特徴とするＤＭＡ転送
方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20832683A JPS60101662A (ja) | 1983-11-08 | 1983-11-08 | Ｄｍａ転送方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20832683A JPS60101662A (ja) | 1983-11-08 | 1983-11-08 | Ｄｍａ転送方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60101662A true JPS60101662A (ja) | 1985-06-05 |
Family
ID=16554409
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20832683A Pending JPS60101662A (ja) | 1983-11-08 | 1983-11-08 | Ｄｍａ転送方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60101662A (ja) |
-
1983
- 1983-11-08 JP JP20832683A patent/JPS60101662A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS60101662A (ja) | Ｄｍａ転送方式 | |
| JPH0546527A (ja) | デユアルポートメモリ回路 | |
| JPS645341B2 (ja) | ||
| JPH03204753A (ja) | Ｄｍａ制御装置 | |
| JPS58181134A (ja) | デ−タ転送回路 | |
| JPS5911425A (ja) | マイコン応用システムにおけるバス・コントロ−ル回路 | |
| JPH01296303A (ja) | Ｐｃのデータ転送制御方式 | |
| JPH064469A (ja) | 入出力装置制御方式 | |
| JPS63100554A (ja) | メモリ制御装置 | |
| JPS5971510A (ja) | シ−ケンス制御回路 | |
| JPS6386054A (ja) | メモリ方式 | |
| JPH09330269A (ja) | アクセス方式 | |
| JPH03276344A (ja) | メモリヘのデータ書き込み方式 | |
| EP0330110A3 (en) | Direct memory access controller | |
| JPH02141860A (ja) | データ転送制御装置 | |
| JPS62262170A (ja) | デ−タ転送方式 | |
| JPH02121043A (ja) | データ処理装置 | |
| JPS5977535A (ja) | デ−タバツフア制御方式 | |
| JPH03114326A (ja) | 異速度信号多重処理用メモリ回路 | |
| JPH06103154A (ja) | 共有メモリ制御装置 | |
| JPH04107754A (ja) | メモリ制御方式 | |
| JPH03156552A (ja) | ダイレクトメモリアクセス制御回路方式 | |
| JPH01200450A (ja) | メモリ拡張回路 | |
| JPS6159560A (ja) | Ｉ／ｏ拡張装置 | |
| JPS6383854A (ja) | デ−タ転送回路 |