JPH02121043A - データ処理装置 - Google Patents
データ処理装置Info
- Publication number
- JPH02121043A JPH02121043A JP27556088A JP27556088A JPH02121043A JP H02121043 A JPH02121043 A JP H02121043A JP 27556088 A JP27556088 A JP 27556088A JP 27556088 A JP27556088 A JP 27556088A JP H02121043 A JPH02121043 A JP H02121043A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- data
- value
- remainder
- address
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000015654 memory Effects 0.000 claims abstract description 61
- 238000000034 method Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 3
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［発明の目的］
（産業上の利用分野）
この発明はデータ処理装置に関し、特にＮバイト単位で
データをアクセスするデータ処理装置のメモリ拡張方式
に関する。
データをアクセスするデータ処理装置のメモリ拡張方式
に関する。
（従来の技術）
一般に、データ処理装置におけるメモリの拡張には、バ
ンク切替え方式が利用されている。この方式は、同一ア
ドレス空間を有する複数のメモリを用意し、これら複数
のメモリを切替えレジスタ等の制御装置によって切替え
て使用し、これによってアドレス空間よりも大きなメモ
リ領域を実現する構成である。
ンク切替え方式が利用されている。この方式は、同一ア
ドレス空間を有する複数のメモリを用意し、これら複数
のメモリを切替えレジスタ等の制御装置によって切替え
て使用し、これによってアドレス空間よりも大きなメモ
リ領域を実現する構成である。
しかしながら、このバンク切替え方式では、メモリアク
セスを行なう前に、切替えレジスタによりアクセス対象
となるメモリを予め選択しておく必要があるので、アド
レス情報以外の他の情報がそのメモリ選択のために必要
になる。このため、メモリアクセスのための処理が繁雑
になる欠点がある。
セスを行なう前に、切替えレジスタによりアクセス対象
となるメモリを予め選択しておく必要があるので、アド
レス情報以外の他の情報がそのメモリ選択のために必要
になる。このため、メモリアクセスのための処理が繁雑
になる欠点がある。
（発明が解決しようとする課題）
この発明は前述の事情に鑑みなされたもので、従来では
メモリを拡張するとメモリの選択のためにアドレス情報
以外の情報が必要となりメモリアクセスのための処理が
繁雑になる点を改善し、メモリを拡張してもメモリアク
セスを簡単に実行できるデータ処理装置を提供すること
を目的とする。
メモリを拡張するとメモリの選択のためにアドレス情報
以外の情報が必要となりメモリアクセスのための処理が
繁雑になる点を改善し、メモリを拡張してもメモリアク
セスを簡単に実行できるデータ処理装置を提供すること
を目的とする。
［発明の構成］
（課題を解決するための手段）
この発明は、メモリに記憶されたデータをＮ（Ｎ≧２）
バイト単位でアクセスするデータ処理装置において、デ
ータが記憶されるＮ個のメモリ手段と、アドレス信号の
値をＮで除算した余りの値に基づいて前記Ｎ個のメモリ
手段の中から１個のメモリ手段を選択するメモリ選択手
段とを具備することを特徴とする。
バイト単位でアクセスするデータ処理装置において、デ
ータが記憶されるＮ個のメモリ手段と、アドレス信号の
値をＮで除算した余りの値に基づいて前記Ｎ個のメモリ
手段の中から１個のメモリ手段を選択するメモリ選択手
段とを具備することを特徴とする。
（作用）
この発明によるデータ処理装置にあっては、アドレス信
号の値をＮで除算した余りの値に基づいてメモリの選択
が行われる。Ｎで除算した余りの値は、「０」からｒＮ
−ＩＪまでのＮ種類になるので、その余りの値によって
Ｎ個のメモリの中から特定の１個を選択することができ
る。したがって、メモリ選択のために特別な情報を用い
ることなく、アドレス情報だけでメモリアクセスを実行
できるようになる。
号の値をＮで除算した余りの値に基づいてメモリの選択
が行われる。Ｎで除算した余りの値は、「０」からｒＮ
−ＩＪまでのＮ種類になるので、その余りの値によって
Ｎ個のメモリの中から特定の１個を選択することができ
る。したがって、メモリ選択のために特別な情報を用い
ることなく、アドレス情報だけでメモリアクセスを実行
できるようになる。
（実施例）
以下、図面を参照してこの発明の詳細な説明する。
第１図にこの発明の一実施例に係るデータ処理装置のシ
ステム構成を示す。このデータ処理装置は、メモリに記
憶されたデータをＮバイト単位でアクセスするＮバイト
構造である。
ステム構成を示す。このデータ処理装置は、メモリに記
憶されたデータをＮバイト単位でアクセスするＮバイト
構造である。
第１図において、中央制御装置１１はシステム全体の制
御を司るものであり、データバス１２およびデータバス
１３を介してＮ個のメモリブロック１４ａ〜１４．に接
続されている。これらＮ個のメモリブロック１４．〜１
４Ｎはそれぞれ対応する選択信号８１〜ＳＮによって駆
動制御される。メモリブロック選択回路１５は、アドレ
スバス１３から供給されるアドレス信号をＮで除算し、
その余りの値に基づいて選択信号８１〜ＳＮのいずれか
１つをアクティブにする。アドレス信号の値をＮで除算
した時の余りは「０」からｒＮ−ＩＪまでのＮ種類の値
をとるので、その値に応じて選択信号８１〜ＳＮが択一
的にアクティブ状態になる。例えば、余りが「０」の時
は選択信号Ｓ１がアクティブ状態になってメモリブロッ
ク１４１が選択され、また余りが「１」の時は選択信号
Ｓ２がアクティブ状態になってメモリブロック１４□が
選択され、同様にして余りがｒＮ−ＩＪＯ時は選択信号
ｓＮがアクティブ状態になってメモリブロック１４Ｎが
選択される。
御を司るものであり、データバス１２およびデータバス
１３を介してＮ個のメモリブロック１４ａ〜１４．に接
続されている。これらＮ個のメモリブロック１４．〜１
４Ｎはそれぞれ対応する選択信号８１〜ＳＮによって駆
動制御される。メモリブロック選択回路１５は、アドレ
スバス１３から供給されるアドレス信号をＮで除算し、
その余りの値に基づいて選択信号８１〜ＳＮのいずれか
１つをアクティブにする。アドレス信号の値をＮで除算
した時の余りは「０」からｒＮ−ＩＪまでのＮ種類の値
をとるので、その値に応じて選択信号８１〜ＳＮが択一
的にアクティブ状態になる。例えば、余りが「０」の時
は選択信号Ｓ１がアクティブ状態になってメモリブロッ
ク１４１が選択され、また余りが「１」の時は選択信号
Ｓ２がアクティブ状態になってメモリブロック１４□が
選択され、同様にして余りがｒＮ−ＩＪＯ時は選択信号
ｓＮがアクティブ状態になってメモリブロック１４Ｎが
選択される。
次に、このように構成されるデータ処理装置のメモリア
クセス動作を説明する。
クセス動作を説明する。
まず、この発明のデータ処理装置のようにＮバイト単位
でデータを処理する装置におけるメモリアクセスの基本
原理を第２図を参照して説明する。
でデータを処理する装置におけるメモリアクセスの基本
原理を第２図を参照して説明する。
例えば、３バイトのデータ処理装置は、１回のアクセス
で３バイトのデータを同時に書込みまたは読み出す。例
えば、アドレス信号の内容がｒＡＪの時は、そのアドレ
スに対応するデータは本来はデータａだけであるが、デ
ータａ１データｂおよびデータＣが同時にアクセスされ
る。同様に、アドレス信号の内容がｒＡ＋ＩＪの時は、
データｂ。
で３バイトのデータを同時に書込みまたは読み出す。例
えば、アドレス信号の内容がｒＡＪの時は、そのアドレ
スに対応するデータは本来はデータａだけであるが、デ
ータａ１データｂおよびデータＣが同時にアクセスされ
る。同様に、アドレス信号の内容がｒＡ＋ＩＪの時は、
データｂ。
データＣおよびデータｄが同時にアクセスされ、アドレ
ス信号の内容が「Ａ＋２Ｊの時は、データｃ１データｄ
およびデータｅが同時にアクセスされる。
ス信号の内容が「Ａ＋２Ｊの時は、データｃ１データｄ
およびデータｅが同時にアクセスされる。
このように、Ｎバイト単位でデータアクセスを行なう装
置は、アドレスｒＡＪに対して、そのアドレスｒＡＪに
記憶されている１バイトのデータたけてなく、それに後
続するＮ−１個のアドレス値に対応するデータも同時に
アクセスする。したがって、常に「Ｎ−ＩＪバイト分の
データが重複してアクセスされることになる。
置は、アドレスｒＡＪに対して、そのアドレスｒＡＪに
記憶されている１バイトのデータたけてなく、それに後
続するＮ−１個のアドレス値に対応するデータも同時に
アクセスする。したがって、常に「Ｎ−ＩＪバイト分の
データが重複してアクセスされることになる。
次に、第１図に示したデータ処理装置のメモリアクセス
動作を第３図を参照して説明する。ここでは、データ処
理装置が３バイトのデータを同時にアクセスする装置で
ある場合について説明する。
動作を第３図を参照して説明する。ここでは、データ処
理装置が３バイトのデータを同時にアクセスする装置で
ある場合について説明する。
この場合、メモリブロックの数は１４１〜１４３までの
３個となり、これらメモリブロック１４１〜１４Ｎのデ
ータ内容は第３図（Ａ）、第３図（Ｂ）および第３図（
Ｃ）のようになる。
３個となり、これらメモリブロック１４１〜１４Ｎのデ
ータ内容は第３図（Ａ）、第３図（Ｂ）および第３図（
Ｃ）のようになる。
アドレスｒＡＪが３で割切れる値であると仮定すると、
アドレスがｒＡＪの時は、アドレス値を３で割った余り
が「０」になるのでメモリブロック１４１が選択され、
データａ、データｂおよびブタＣがアクセスされる。ま
た、アドレスが「Ａ＋１」の時は、余りが「１」になる
のでメモリブロック１４２が選択され、データａ′、デ
ータｂ′およびデータＣ′がアクセスされる。また、ア
ドレスがｒＡ＋２Ｊの時は、余りが「２」になるのでメ
モリブロック１４３が選択され、データａ′データｂ′
およびデータＣ′がアクセスされる。
アドレスがｒＡＪの時は、アドレス値を３で割った余り
が「０」になるのでメモリブロック１４１が選択され、
データａ、データｂおよびブタＣがアクセスされる。ま
た、アドレスが「Ａ＋１」の時は、余りが「１」になる
のでメモリブロック１４２が選択され、データａ′、デ
ータｂ′およびデータＣ′がアクセスされる。また、ア
ドレスがｒＡ＋２Ｊの時は、余りが「２」になるのでメ
モリブロック１４３が選択され、データａ′データｂ′
およびデータＣ′がアクセスされる。
このように、使用するメモリブロックをアドレス値に基
づいて切替えることによって、データ内容が重複するこ
となくデータをＮバイト単位でアクセスすることができ
る。したがって、限られたアドレス空間のなかでメモリ
領域を拡張することができる。
づいて切替えることによって、データ内容が重複するこ
となくデータをＮバイト単位でアクセスすることができ
る。したがって、限られたアドレス空間のなかでメモリ
領域を拡張することができる。
尚、ここでは３バイト単位でデータアクセスを行なう装
置の動作についてのみ説明したが、２バイトや４バイト
単位でアクセスする装置についても同様のアクセス動作
を実行できる。特に、２バイト単位でデータアクセスす
る装置においては、アドレス信号を２で除算した時の余
りの値は除算を実行しなくてもアドレス信号の最下位ビ
ットによって容易に分るので、選択回路１５の構成を簡
単にすることができる。
置の動作についてのみ説明したが、２バイトや４バイト
単位でアクセスする装置についても同様のアクセス動作
を実行できる。特に、２バイト単位でデータアクセスす
る装置においては、アドレス信号を２で除算した時の余
りの値は除算を実行しなくてもアドレス信号の最下位ビ
ットによって容易に分るので、選択回路１５の構成を簡
単にすることができる。
［発明の効果］
以上のように、この発明によれば、アドレス情報だけで
メモリ選択を実行できるので、メモリを拡張してもメモ
リの選択動作を簡単に行なうことができる。
メモリ選択を実行できるので、メモリを拡張してもメモ
リの選択動作を簡単に行なうことができる。
第１図はこの発明の一実施例に係るデータ処理装置を示
すブロック図、第２図はＮバイト単位でデータをアクセ
スするデータ処理装置のアクセス動作の原理を説明する
ための図、第３図は第１図に示したデータ処理装置のア
クセス動作を説明するための図である。 １１・・・中央制御装置、１２・・・データバス、１３
・・・アドレスバス、１４１〜１４Ｎ・・・メモリブロ
ック、１５・・・メモリブロック選択回路。 出願人代理人 弁理士 鈴江武彦 −３： （Ａ） （Ｂ） 第 図 （Ｃ）
すブロック図、第２図はＮバイト単位でデータをアクセ
スするデータ処理装置のアクセス動作の原理を説明する
ための図、第３図は第１図に示したデータ処理装置のア
クセス動作を説明するための図である。 １１・・・中央制御装置、１２・・・データバス、１３
・・・アドレスバス、１４１〜１４Ｎ・・・メモリブロ
ック、１５・・・メモリブロック選択回路。 出願人代理人 弁理士 鈴江武彦 −３： （Ａ） （Ｂ） 第 図 （Ｃ）
Claims (1)
- 【特許請求の範囲】 メモリに記憶されたデータをＮ（Ｎ≧２）バイト単位で
アクセスするデータ処理装置において、データが記憶さ
れるＮ個のメモリ手段と、 アドレス信号の値をＮで除算した余りの値に基づいて前
記Ｎ個のメモリ手段の中から１個のメモリ手段を選択す
るメモリ選択手段とを具備することを特徴とするデータ
処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27556088A JPH02121043A (ja) | 1988-10-31 | 1988-10-31 | データ処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27556088A JPH02121043A (ja) | 1988-10-31 | 1988-10-31 | データ処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02121043A true JPH02121043A (ja) | 1990-05-08 |
Family
ID=17557149
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27556088A Pending JPH02121043A (ja) | 1988-10-31 | 1988-10-31 | データ処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02121043A (ja) |
-
1988
- 1988-10-31 JP JP27556088A patent/JPH02121043A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4163280A (en) | Address management system | |
| JPS60157646A (ja) | メモリバンク切換装置 | |
| US4764896A (en) | Microprocessor assisted memory to memory move apparatus | |
| JPH02121043A (ja) | データ処理装置 | |
| JP3699003B2 (ja) | データ処理装置および方法 | |
| JPH03214250A (ja) | メモリ制御回路 | |
| JP3743018B2 (ja) | データ記録装置 | |
| JPS58181134A (ja) | デ−タ転送回路 | |
| JPS6040588A (ja) | メモリのデ−タ書込み方法 | |
| JPS5971510A (ja) | シ−ケンス制御回路 | |
| JPH0528030A (ja) | アドレス変換方式 | |
| JPS6336021B2 (ja) | ||
| JPH03260728A (ja) | レジスタのデータ書込み方式 | |
| JPS63244255A (ja) | マルチプロセツサシステム | |
| JPS62209639A (ja) | メモリモデイフアイライト回路 | |
| JPH01159729A (ja) | 記号列照合メモリおよびそのカスケード接続方式 | |
| JPH0683786A (ja) | 並列プロセッサ | |
| JPS62217482A (ja) | メモリ制御方式 | |
| JPH01255943A (ja) | 緩衝記憶制御装置 | |
| JPS63298546A (ja) | メモリ・マッパ装置 | |
| JPS6312057A (ja) | バス制御方式 | |
| JPH03113649A (ja) | 書込みデータ転送装置 | |
| JPS62100857A (ja) | 情報伝送制御システム | |
| JPH07325757A (ja) | 記憶管理装置 | |
| JPS60101662A (ja) | Ｄｍａ転送方式 |