JPS60100873A - 画像処理装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明はｗＩ像ラフアイルファクシミリ装置等の電気的
に画像情報を取扱う装置に関するものであり、特に画像
情報を圧縮した形態、例えばモディファイド・ハフマン
（ＭψＨ）符号によりランレングス符号化されて記憶な
いし伝送される画像情報を取扱う際に有効な画像処理装
置に関するものである。

例えば原稿画像を光電的に読取って電気的な画像信号を
形成し、これをプリンタやファイルに伝達したり、或い
は伝送線を介して遠隔地のプリンタ装置へ伝送したりす
ることが提案されている。この様に、複数の装置間で画
像信号の授受を行なう場合には、送り側と受け側の同期
を良好とする必要がある。また、装置間にプ四セス速度
の違いがある場合には単に同期合せたけでは良好な画像
信号の授受はなされない。

そこで、送信側と受信側、例えばリーダとプリンタの少
なくとも一方にバッファメモリを設け、伝送される画像
信号を一担バッ７アメモリ速度やタイミング合せを行な
うことが考えられる。

このようなバッファメモリは同期合せ等を良好とするた
めにある程度の余裕をもった記憶容量を必要とする。し
かし、メモリの容量アップはコストアップにもつながり
、その容量アップには限界があった。

また、画像データを圧縮処理して取扱う場合、圧縮後の
データ量には著しい違いがあり、同一メモリに記憶され
るページ数は場合に応じて異なり、これに全て対処する
ことは難しかった。

本発明は以上の点に鑑みてなされたもので画像データを
良好に且つ効率良く取り扱うことのできる画像処理装置
を提供することを目的とする。

また、本発明の他の目的は画像データの授受に用いられ
るメモリを有効に使用することのできる画像処理装置！
提供することである。

更に本発明の他の目的は圧縮処理された画像データに対
して有効な画像処理装置を提供することである。

また、本発明の他の目的は高速な画像処理に充分対応可
能な画像処理装置を提供することである。

また、本発明の更なる目的はモディファイド・ハフマン
符号化による圧縮データの処理に適した画像処理装置を
提供するものである。

本発明の以上の目的そしてそれ以外の目的、及び効果は
以下の説明より明らかになるであろう。以下、図面を用
いて本発明を更に詳細に説明する。

第１図は原稿画像読取装置の一実施例の構成を示すもの
である。原稿１０社手回示の照明装置によって照射され
、原稿１０からの反射光はレンズ１１によってＣＯＤか
らなるイメージセンサ１２に結像される。イメージセン
サ１２は原稿の巾方向に＊＃の光電変換素子が並べられ
たもので、入力光量に応じた電気信号を１ライン毎にシ
リアルに出力する。イメージセンサ１２と原稿１０とは
、イメージセンサ１２の走査方向とほぼ垂直方向に不図
示の駆動機構により所定速度で連続的に相対移動がなさ
れる。これにより、ＩＪＸ　ｉｌｌ　ｘの全面がイメー
ジセンサ１２により光電的に読取られ、原稿１２の画像
の濃淡に応じた電気信号が形成されることになる。

イメージセンサ１２の出力はアンプ１３で増巾された後
、Ａ／Ｄ変換器１４において白及び黒レベルを示す２鎖
部号の画像データに適当なサンプリング同期に従って変
換される。Ａ／Ｄ変換器１４からの２鎖部号はデータ圧
縮回路２０に入力される。データ圧縮回路２０では、ラ
ンレングスカウンタ２１によって入力２値信号の白及び
黒夫々の連続個数をカウントする。このカウント値と白
黒状態を示す信号を入力とするＭ、Ｈエンコーダ２２は
周知の変換チーデルに従って、Ｍ−Ｈ＊−ド２５及びＭ
−Ｈコードのコード長を示すデータ２４をバッキング回
路２３に出力する。バッキング回路２３はコード長デー
タ２４を用いて、入力するコード長が不統一なＭ−Ｈコ
ード２５のつなぎ合わせ処理を行なって、所定有効コー
ド長（例えば８−ビット）のデータを形成し、順次出力
する。データ圧縮回路２０からＷ（吹出力されるデータ
はバッファメモリとして機能するメモリボード１５にお
いて、シリアルな連続信号として出力される。メモリボ
ード１５は６４にバイトのメモリチップを５１２個有し
、３２Ｍバイトの容量をもつ。この出力信号は例えば光
ディスク等のファイル装置に記憶されたり電話回線によ
り遠隔地の受信部に伝送されたりする。従って小容量の
ディスクにデータの高速ファイル或いは伝送時間の短縮
等が可能となる。

ｍ１図中、工００はメモリボード１５におけるデータの
書込み、読出しをコン）ｏ−ルするためのメモリのアド
レス制御回路であり、そのアドレスデータはＲＡ、Ｍ２
Ｏ３に格納される。

そのアドレスデータは後述の如く各種あり、ＣＰＵ１０
４によりｌ１０１０１を介してアドレス制御回路１００
の記憶制御、設定制御される。キャラクタジェネレータ
ＣＧＲＯＭＩ　０６はキャラクタをソフト的に発生させ
るためのメモリで、日付、時刻データを画像データに合
成するためのもので、その出力はＩｌｏ　１０５を介し
て第２図の几・Ｌカウンタ２１に入力される。つまり、
キャラクタもＭ−Ｈ，符号化されて合成されるのである
。（：’ＰＵ１０４は以上の処理の中心的制御を行なう
ものでマイク四コンピュータからなり、日付、時刻表示
用の時計機能を有する。また、ｉｏａはメモリＲＯＭで
あり、ＣＰＵ１０４の制御プログラム等を格納している
。

ｌ１０１０１，１０５、Ｒ，ＡＭＩ　０２、ＲＯＭ１０
３、ＣＰＵＩ　Ｏ４、ＣＧＲＯＭＩ　Ｏ６はパスライン
１０７に接続されている。

第２図は第１図示のデータ圧縮回路２ｏの詳細な一構成
例を示す回路図である。本回路例は前述の如くシリアル
なＩｉＸ画像データをモディファイドハフマン（Ｍ、Ｈ
）コードに変換し、更に、これら変換されたビット長（
コード長）がまちまちのＭ−Ｈコードデータをバッキン
グして所定有効長、即ち１バイト巾の並列データに直し
電子ファイル等に出力するものである。

原稿読取によって得たシリアルな原画像の濃淡を示ず２
４＋（ｉのデジタルデータＶＩＤＥＯは几。

Ｌ（ランレングス）カウンタ２１に入力し、白及び黒の
連続数、即ちランレングス長が割り出される。また、同
時にランレングスのカウント中の入力信号が白レベルの
ものが黒レベルのものかが判断される。割り出されたラ
ンレングス長データ几り及び白、熱状態を示す信号ＴＳ
はＭ　、　Ｉ−１（モディファイド・ハフマン）符号変
換チーデルを格納するＲＯＭメモリからなるＭ・Ｈエン
コーダ２２のアドレスラインに入力される。

Ｍ・■【エンコーダ２２は、データ几り及び信号ＴＳを
最大重３ビットのＭ・Ｈコードに変換するとともにその
有効コード長を示す４ビット信号を夫々パラレルに発生
する。（例えばＭ　、　Ｈコードが００１１であればＭ
、Ｈ符号変換チー’ｙ”ルｏ出力はＭ　−ＨコードＭＣ
として００１１ｘｘｘｘｘｘｘｘｘ　（ｘは任意）、コ
ード長ＬＣとして４（０１００）と云う具合である。）
上記発生されたＭ、ＨコードＭＣ及び有効コード長ＬＣ
はバッキング回路２３にパラレルに入力され、まず一旦
、Ｉｉ’ＩＦＯ（ファーストイン・ファーストアウトバ
ッファメモリ）３１に格納される。

尚、上述した几・Ｌカウンタ２１、Ｍ−Ｈエンコーダ２
２及びＦＩＦＯ３１の一連の動作は原画像データＶＩＤ
ＥＯの転送速度（りｐツクφ）に合せてリアルタイム、
例えば、一定速度の読取動作と同時に行なわれる。

次に、ＰＩＦＯ３１よりＭ・■（コードＭｅ及び有効コ
ード長ＬＣが読み出され、Ｍ−Ｈコードのつなぎ合せ、
即ちビットハンドリングが行なわれる。ここにおいて、
ＦＩＦＯ３１からの読出し及びビットハンドリングの動
作速度はＭ・Ｈ変換によるデータの膨張等を考慮して原
画像データＶＩＤＥＯの転送速度の２倍以上、本実施例
では２倍の２φである。また、あまり高速にするとデー
タ供給に対して処理の休み時間が発生するので、それ程
必要としない。

ＰＩＦＯ３１より取り出された最大１３ビツトのパラレ
ルなＭ、ＨコードＭＣは１３ビツトのレジスタＢ３２か
ら８ビツトのレジスタＣ３３に順次移動されてゆき、最
終的に８ピット即ち、１バイ）Ｋバッキングされる。し
かしながら、Ｍ−ＨコードＭＣはそのランレングスによ
りまちまちのコード長であるので、これにビットつなぎ
合せの処理を施す必要がある。これをマルチプレクサＰ
（ＭＰＸＰ）３４とマルチプレクサＱ（ＭＰＸＱ）３５
０２つの１／８マルチプレクサを用いて行なう。尚、図
中、マルチプレクサＰ３４の入力部のＸ印は未使用状態
を示す。

マルチプレクサＱ３５は既にレジスタＣ３３に格納され
たＭ　−Ｈ：ｆｆ−ドＭＣの下位に、レジスタＢ３２に
格納されている後続のＭ、ＨコードＭＣをつめ込む役目
を果す。

また、マルチプレクサＰ３４はレジスタＢ３２からレジ
スタＣ３３に取り込まれたビット数分、レジスタＢ３２
のビットを上位方向にシフトし、再びレジスタ０３２に
格納する役目を果す。

有効コード長ＬＣはマルチプレクサ４ｏを介して、カウ
ントレジスタＸ３６に取込まれる。

そして更に加算回路３７とカウントレジスタＹ３８によ
り累積加算される。この加算結果によって、レジスタ０
３３に最終的にいくつのビット分のデータがつめ込まれ
ているかが判断される。

マルチプレクサＱ３５はカウントレジスタＹ３８の内容
を示す信号８ＬＣにより、レジスタＢ３２のデータビッ
トをレジスタＣ３３のいくつ下位のビットから格納する
かが指示される。

尚、レジスタＣ３１は有限のビット数（本回路例では８
ビツト）のものである為、レジスタＢ３２に格納されて
いるデータビットを全【レジスタ０３３に取り込みきれ
ない場合、即ち、オーバ７胃−が生じる。この場合、レ
ジスタＣ３３に取り込まれなかった残りのデータビット
はレジスタＢ３２にとどまる事になる。このとき、この
残余ビット数はカウントレジスタＸ３６の値と減算回路
４１との値を入力とする減算回路３９で計算され、加算
回路３７からのキャリアウド又はＭ２Ｒによって出力さ
れるオーバ７ｐ−信号ＯＦによって選択動作するマルチ
プレクサ４０を通して、カウントレジスタＸ３６に再セ
ットされる。これＫより、新規にＦＩＦＯ３１からレジ
スタＢ３２にデータビットがセットされた場合と同じ状
態となる。

又、このときにレジスタＢ３２の残余データビットはレ
ジスタＣ３３に取り込まれたピット分、レジスタＢ３２
の上位方向につめる必要がある。そこで、何ビットのデ
ータがレジスタＣ３３に取り込まれたかを有効ビットａ
（８ビツト）とカウントレジスタＹ３８の値とを入力と
する減算回路４１にて計算する。そして、この減算結果
をマルチプレクサＰ３４の選択信号ＳＬＢとして出力し
、オーバ７四−信号ＯＦにてｅｎａｂｌｅされているマ
ルチプレクサＰ３４を動作して上位方向へのレジスタＢ
３２における残余ビットのシフ）動作を行なう。

マルチプレクサＰ３４はこのレジスタＣ３３のオーバ７
田一時を除いて祉動作しない。従って、レジスタＣ３３
のオーバフローがない間コードデータＭＣはＦＩＦＯ３
１→レジスタＢ３２→（マルチプレクサＱ３５によるシ
フト）→レジスタＣ３３と移動されるのみである。

ところでレジスタＣ３３のオーバ７四一時、ＦＩＦＯ３
１からのコードデータ読出し動作はオーバ７四−信号Ｏ
Ｆの反転信号ＯＦにて停止される。しかしながら、つな
ぎ合せ動作は継続する。即ち、レジスタＢ３２の残余ビ
ットをマルチプレクサＰ３４を使用して上位方向へつめ
る動作と併行してレジスタＣ３３の下位へレジスタＢ３
２のビットの一部をつめ込む。（この場合、レジスタＣ
３３には完全に１バイシのデータがバックし終える。）
尚、オーバ７０−信号ＯＦｋよりカウントレジスタＹ３
ｇの累積加算値はクリアされる。これ杜、レジスタ０３
３がオーパフＦ−したｌ！紘レジスタＣａ３は空の状態
から新たな格納を開始するからである。

また、ＦＩＦＯ３１よりバッファ１空１の信号が出るこ
とがある。このときはビットつなぎ合せの処理が画像デ
ータの供給に追いつｌ／また場合であり、ビットつなぎ
合せ動作を一旦停止する。

第３図（ｆｌ＞にマルチプレクサＰ３４とレジスタ１３
３２、ｆｆ１３図（ｂ）にマルチプレクサＱ３５とレジ
スタＣ３３の人出力関係を示す。また第４図ＫＦＩＦＯ
３１、レジスタＢ３２及びレジスタＣ３３の動作タイム
チャートラ示ス。

このように、ＦＩＦＯ３１に取り込まれたコードデータ
ＭＣに対し、レジスタＣ３３へのデータつめ込み動作と
、レジスタＢ３２におけるシフト動作を含むデータ取込
みとが順次行なわれることになる（シフト動作はレジス
タＢ３２に残余データが無い場合は行なわれない）。ま
た、几・Ｌカウンタ２１への原画像データＶＩＤＴ！１
０の格納速度φに対して、このつめ込み動作及びシフト
動作を２倍の速度２φとすることにより、原稿読取を間
欠的にすることなく、またＭ、Ｈ変換によるデータ膨張
をも考慮した高速なリアルタイム処理が可能となる。

以上説明した様に、Ｍ、Ｈエンコーダ２２から次々ＩＣ
出力されるコード長の不揃いなＭ−ＨコードをＦＩＦＯ
３１に入力し、その後のデータ処理においてはＭ−Ｈコ
ードを並列データとして取扱いビットつなぎ合せ処理の
時間短縮を達成せしめることができる。従って、処理速
度に合せて、画像読取動作を制限することなく、入力す
る読取信号に対する圧縮処理がリアルタイムに実行され
る。これにより、原稿読取を間欠的に行なう等の必要が
なく、高速且つ連続的に画像読取を行なうことができる
。

尚、本実施例では１バイト単位にＭ−Ｈコードデータを
バッキング処理したが、これに限るものではなく、後続
する電子ファイル等の処理装置或い紘データ転送の規格
に応じて１ワ一ド単位としたり、数バイト単位とするこ
ともできる。また、この場合社そのバッキング量に適し
たマルチプレクサを用いることは当然であるが、マルチ
プレクサＱ３５によるビットつめ込み処理及びマルチプ
レクサＰ３４によるシフト動作は同様の構成にて達成で
きるものである。

また、データ処理速度はデータ供給速度の２倍以上でも
良い。

また、バッキング処理すべきデータは画像読取データを
Ｍ・【Ｉコード変換したものの他に、他の圧縮論理で圧
縮したデータや、半導体メモリ、磁気メモリ等から読出
したデータを所定論理に従ってデータ変換したもの等、
種々のデータ出力装置から出力されるデータ長の不揃い
なデータのバッキング処理に応用できることは言うまで
もない。

第１図のメモリボード１５につき詳述する。

これは符号化されたデータを格納するメモリで通信回線
を使ってデータを伝送するときに有効である。これは前
述の様に３２Ｍバイトの容量を有し、原稿１枚のデータ
は約２Ｍバイトなので原稿約１６枚分のデータを格納で
きる。しかし、Ｍ、Ｈ符号化の特歓として原稿情報とじ
て文字がつまった様な複雑なものやディザ処理された中
間ｓｒｓ像であると圧縮しても２〜３枚程度しか格納で
きないデータ列になることがある。

また単調原稿であると逆に２０枚以上格納できることも
ある。従ってメモリに原稿毎の格納領域を予しめ設定し
たものでは不経済極まりない。

本実施例ではこの欠点を除去し、メモリを有効に利用で
きるようにしたものである。

第１図中、１００はメモリボード１５におけるデータの
書込み、読出しをするためのメモリのアドレス制御回路
であり、そのアドレスデータは几ＡＭ１０２に格納され
る。そのアドレスデータは後述の如く各種あり、ＣＰＵ
１０４によりＩｌｏ　１０１を介してアドレス制御回路
１００の記憶制御、設定制御される。キャラクタジェネ
レータＣＧＲＯＭＩ　０６はキャラクタをソフト的に発
生させるためのメモリで、日付、時刻データをＳ像デー
タに合成するためのもので、その出力はｌ１０１０５を
介してＲ−Ｌカウンタ２１に入力される。つまり、キャ
ラクタもＭ−Ｈ符号化されて合成されるのである。

ＣＰｔＪ１０４Ｕ以上の処理の中心的制御を行なうもの
でマイク四コンピュータからなり、日付、時刻表示用の
時計機能を有する。

簡単に説明すると、アドレスコントローラ回路１００は
メモリ１５への格納制御をして１ページの原稿分の画像
データの記憶が終了するとその時のアドレスデータをス
トップアドレスとしてＲＡＭ１０２に格納する。次に２
ページ目の原稿の画像データ格納のために、そのＲＡＭ
１０２に格納されているアドレスデータを書込みスター
トアドレスとしてコント冒−ラ回路１００にセットして
おく。２ページ目の圧縮された画像データの到来ととも
にそのスタードア゛　ドレスから格納開始する。一方メ
モリに格納されてし）る１ページ目のｌ１ｌＩｉ像デー
タは２ページ目の画像データの格納動作中逐次伝送すべ
くメモリ１５から出力される。しかしながら、１ページ
目の画像データのメモリからの読出しが完了しない限り
１ページ目の格納されているメモリ領域への新たなデー
タ格納は禁止されている。

２ページ目の次は３ページ目の画像データを２ページ目
のストップアドレスをスター（アドレスとして同様にし
て格納する。もし３ページ目の画像データの格納の中途
でメモリが一杯になった場合、先の１ページ目の分が伝
送完了されている場合に限り先の１ページ目の画像デー
タの格納されていたメモリエリアに戻って格納を続行す
る。しかしながら、１ページ目の分がまだメモリに存在
している場合は、ａページ目の画像データのメモリへの
格納を禁止し、１ページ目の読出し完了を待機する。

以下詳述する。！１表は上記注意点で考慮した画面メモ
リとＣＰＵ間のプントロール信号である。

第５ｔｊＪは第１図示のアドレスコント四−ラ１０Ｇの
ｍ成を示す回路図である。アドレスコントリーラ１００
＆１前述の如く、メモリポート１５とｌ１０１０１との
間に接続され、ｌ１０１０１を介してＣＰＵ１０４とデ
ータの授受を行ない、これに基づいてメモリボード１５
における画像データの書込み及び読出しのためのアドレ
ス制御を行なう。

５０〜５３はＣＰＵ１４からの８ピツトのパラレルデー
タをラッチするラッチ回路であり、５０はターンアラウ
ンドアドレスを、５１はアラーム発生アドレスを、５２
はインヒビットエリアトップアドレスを、５３はメモリ
エンドアドレスを夫々ラッチする。尚、メモリボード１
５のアドレス制御には２０ビットｏ−ｙ’−ｐ−ｉｔｔ
必要であるが、これらラッチには２０ビツトのデータを
取扱うことな（，２０ビツトのブータラ切上げ又は切下
げた上位８ビツトのみを取扱うものである。これにより
、アドレスコント冒−ラ１００の構成を簡略化できる。

５Ｂ及び６０は夫々Ｂビットのカウンタであり、５９及
び６１は夫々１２ビツトのカウンタである。カウンタ５
８と５９によりｚθピットのカウンタを構成し、これは
メモリボート１５のデータ書込み用のアドレスデータを
形成するライトアドレスカウンタとなる。また、カウン
タ６０と６１により前述の如く２０ビツトのカウンタを
構成し、これはメモリボード１５のデータ読出し用のア
ドレスデータを形成するリードアドレスカウンタとなる
。ライトアドレスカウンタ及びリードアドレスカウンタ
はメモリに係わるデータ伝送に同期したクロックＣＹＣ
ＬＣＬＫをカウントする。

セレクタ６５はライトアドレスカウンタ５８及びリード
アドレスカウンタ６０からの８ビツトのカウント値を入
力し、これをｌ１０１０１を介してＣＰＵ１０４から入
力するり−ド／ライト選択信号Ｒ／Ｗに従って選択する
。また、セレクタ６６はライトアドレスカウンタ５９及
びリードアドレスカウンタ６１かうの１２ビツトのカウ
ント値を入力し、これをセレクタ６５と同様にリード／
ライト選択信号ｎ／ｗ４ｃ従って選択する。

このセレクタ６５及び、６６の選択動作により、メモリ
エリア１５のアクセス用の２０ビツトのアドレス値が形
成され、これに従って、メモリのリード／ライド制御が
なされる。

５４．５５は２系統の８ビツトデータのコンパレートを
行ない、それが一致した時に一致信号ＣＯＭＩ又はＣ０
Ｍ２を出力するコンパレータである。コンパレータ５４
にはライトアドレスカウンタ５８からのカウント値及び
ラッチ５３にラッチされているメモリエンドアドレスが
入力され、カウント値がメモリエンドアドレスに達した
時に一致信号ＣＯＭＩを出力する。一致信号ＣＯＭＩＵ
前述した通り、セレクタ６２に入力される。これにより
セレクタ６２はラッチ５０からのターンアラウンドアド
レスを選択し、それをライトアドレスカウンタ５８にセ
ットする。

また、コンパレータ５５にはリードアドレスカウンタ６
０からのカウント値及びチッチ５３からのメモリエンド
アドレスが入力され、カラン（値がメモリエンドアドレ
スに達した時に一致信号Ｃ０Ｍ２を出力する。一致信号
Ｃ０Ｍ２は前述した様にセレクタ６３に入力される。こ
れによりセレクタ６３はラッチ５ｏからのターンアラウ
ンドアドレスを選択し、それをリードアドレスカウンタ
６ｏにセットする。

５６．５７も２系統の８ビツトデータのコンパレートを
行ない、それが一致した時に一致信号０Ｍ２又はＣ０Ｍ
４を出力するコンパレータである。コンパレータ５６に
はライトアドレスカウンタ５８からのカウント値とチッ
チ５１からのアラーム発生アドレスが入力され、カウン
ト値がアラーム発生アドレスに達した時Ｋ　一致信号Ｃ
０Ｍ３をｌ１０１０１を介してＣＰＵ１０４に出力する
。

また、コンパレータ５７にもライトアドレスカウンタ５
８からのカウント値とラッチ５２かものインヒビットエ
リアトップアドレスが入力され、カラン）値がインヒピ
ッをエリアトップアドレスに達した時に一致信号Ｃ０Ｍ
４をＩｌｏを介してＣＰＵ１Ｇ４に出方する。

６２〜６ａはセレクタであり、夫々８ピツトの並列デー
タを２系統入力し、これらのいずれかを選択し、出力す
るものである。セレクタ６２はライトアドレスカウンタ
５８のカウント開始アドレスを選択するために用いられ
る。セレクタ６２にはｌ１０１０１を介したＣＰＵＩ　
０４からのＷスタートアドレスとラッチ５０にラッチさ
れているターンアラウドアドレスとが印加され、これら
をＣＰＵ１０４からのセレクト信９８ＥＬＬ信号とコン
パレータ５４からの一致信号ＣＯＭＩとに従って選択し
、ライトアドレスカウンタ５８にセットする。セレクタ
６３もセレクタ６２とほぼ同様な機能を有する。即ち、
ＣＰＵＩ　０４からＩｌｏ　１００を介し入力するＲス
タートアドレスとラッチ５０にラッチされているターン
アラウンドアドレスとのいずれかを、ＣＰＵ１０４かも
のセレクト信号ｓ　ｘ　Ｌ　２とコンパレータ５５から
の一致信号Ｃ０Ｍ２とに従つ”〔選択し、リードアドレ
スカウンタ６０にカウント開始アドレスとしてセットす
る。

セレクタ６４はライトアドレスカウンタ５８及びリード
アドレスカウンタ６ｏからの８ピツトのカウント値（こ
れは実際の２０ビツトアドレスカウントの上位８ビツト
に相当する）のいずれか一方をＣＰＵ１０４からのセレ
クト信号８ＢＬ３に従って選択する。この選択されたア
ドレスは夫々Ｗカレントアドレス又はＲカレントアドレ
スとしてｌ１０１０１を介してＣＰＵ１０４に伝送され
る。

第１表 第５ｆＡのアドレスコントローラ１００によるメモリ制
御を第６図〜第９図のメモリ状態を示す図に従って説明
する。第６図〜第９図において、メモリボード１５にお
ける画像データの書込可能なエリアのトップアドレスを
■、エンドアドレスをのとすると第７図の初期状態にお
いては、第１表に示す書込みスタートアドレスは■、メ
モリエンドアドレスはの、ターンアラウンドアドレスは
■、インヒビットエリアトップアドレスはの、読出しく
Ｒ）スタートアドレスは■となる。

第６図に第７図示の空メモリに＠像の蓄積を行なう様子
を示す。

（１）メモリエンドアドレスの、ターンアラウンドアド
レス■、アラーム発生アドレスを各ラッチ５３．５０．
５１にセットＬ７、また書込みスタートアドレスのをラ
イ（アドレスカウンタ５Ｂにセットした後、メモリボー
ドに書込みモードを指定し、原稿画像の読込みをスター
トさせる。

この後、ライトアドレスカウンタ５８．５９のカウント
値に従って、画像データのメモリへの格納が行なわれる
。先頭ページ■の読取りが終了し、データがすべてＭ、
Ｈ変換されページの区切りを示すＩＬ　Ｔ　Ｃデータが
書込まれると、ライトアドレスカウンタ５８．５９のカ
ウントを停止し、蓄積がストップする。ＣＰＵ１０４は
几ＴＣが書かれた亭をセンスすると、ストップしている
メモリアドレス（カレントアドレス）■をリードアドレ
スカウンタ５８よりセレクタ６４を介して取込み、ＥＬ
ＡＭＩＯＺに記憶する。

またインヒビットエリアトップは■として、ラッチ５２
にセットされる。

（２２次ページのＷスタートアドレス：としてライトア
ドレスカウンタ５８に几ＡＭＩ　Ｏ２に記１意されてい
る０＋１をセットし、原稿画像の読込みをスタートさせ
る。続込みが終了し、ページ■が蓄積されるとＣＰＵ１
０４はストップした時点のライトアドレスカウンタ５８
のアドレス０をセンスしＩＬＡＭ１０２に記憶する。

（３）次ページのＷスタートアドレスとして０＋１をラ
イトアドレスカウンタ５８１Ｃセツトしページ■の原稿
画像の読込みｔ開始する。インヒビットアドレスのまで
の距離が５００Ｋｂｉｔになるとコンパレータ５６から
一致信号Ｃ０Ｍ４がアラームとしてＣＰＵ１０４に発生
する。しかし、この場合は蓄積モードなのでＣＰＵ１０
４は後述のＣＷＣ中断等の通信処置は採らない。

次にライトアドレスカウンタ５８のカウント値がメモリ
エンドアドレスに達するとコンパレータ５４からの一致
信号Ｃ０Ｍ１によりセレクタ６２が切換えられてターン
アラウンドアドレス■をライトアドレスカウンタ５８に
セットしカウントアドレスを進める。ただしラッチ５２
にラッチされているインヒビットアドレスも■なのでメ
モリへの実際の書込みは■から禁止される。しかしなが
ら、ライトアドレスカウンタ５８によるアドレスカウン
トは続行される。その後、ページ■の読取りが終了した
らＣＰＵはライトアドレスカウンタ５８のカウントを停
止し、カウンタ５８のストップアドレスをセンスしく０
）ＲＡＭＩ　０２に記憶する。この時Ｃ’ＰＵ１０４は
ページのスタートアドレスを再びＱ＋Ｉ　Ｋ［Ｉ定する
（新たなスタートアドレスを設定せず、事実上メモリに
途中迄格納されたページ■のクリアを行なう）。ＣＰＵ
１０４はページ■の情報量をＲＡＭ１０２に格納されて
いるストップアドレス０によって知る事が出来た訳であ
る。

従って、送信（あるいはテストコピー）動作に入ってペ
ージ■の格納されていたメモリエリアが空になったら再
度ベージ■の原稿画像の読取りを開始する。

（４）　！終的にページ■の続出し開始前においては書
込みスタートアドレス０＋１１メモリエンドアドレスの
、ターンアラウンドアドレスの、インヒビットエリアト
ップの、読出しスタートアドレス■で蓄積を終了する。

第８図は３枚のＪＩＫ稿を手でとりかえるモードにて送
信する場合（格納送信モード）を示す。

（５）第６図の（４）の状態でページ■及び■の画像デ
ータの蓄積を終えた時、送信ボタンが押下された。読み
取り（Ｒ）スタートアドレスは■として、リードアドレ
スカウンタ６０にセットされる。

尚、ページ■、ページ■に続きページ■がアドレス◎ま
で入る予定はＣＰＵ１０４がＲＡＭ１０２に憶えている
。

（６）ページ■先頭■からリードアドレスカウンタ６０
．６１のカウント値に従ってメモリが読み取られページ
のがすべて送信終了した段階で前述の様に中断されてい
たページ■のメモリへの書き込みがアドレス０＋１より
行なわれる。また、読取りスタートアドレスは■として
ライトアドレスカウンタ６０にセットされる。更に、ラ
ッチ５２にラッチすべきインヒビットエリアトップアド
レスは■に移る。即ち、この時点ではページ■の画像デ
ータがメモリに格納されているので、■を超える画像デ
ータの書込みが禁止される。

（７）ページ■が読み出されてゆくと同時にページ■が
書き込まれてゆく。ページ■はアドレス０で書き込みを
終了する。ページ■が送信され終ったら読み取りスター
トアドレス及びインヒビットエリアトップアドレスはペ
ージ■の先頭アドレス、即ち、０に移行する。ページ■
の蓄積が終了するとページ■の送信がリードアドレスカ
ウンタ６０．６１のカウント値に従って行なわれる。

（８）ページ■の送信が終了したら通信を終了し、読み
出しく几）スタートアドレス及び書き込み（ト）スター
トアドレスを■に戻し、インヒピットエリアトップをの
とする。即ち初期状態（第７図）Ｋ戻す。

このように１ページ格納完了毎ではなくメモリに予しめ
複数ページ分格納した後送信するので、原稿を手作業で
取り換えるに要するブランク時間があっても通信回線を
無駄に専有することがないので経済的となる。また、メ
モリへの格納とメモリからの読出しが並行に行なえるの
で、更に時間を有効に利用できる。

第９図は原稿をとりかえて送信する場合（格納送信モー
ド）において、受信側より送信中断要求のあったときを
示す。

（９）前述の第６図（４）　ＩＣ示した様にページ■及
びページ■の画像データがメモリに蓄積されている。

ページ■の書込みはメモリに入らない（オーバ７ｐ−）
ので保留されているが、書き込んだ時０で終了すること
はＣＰＵ１０４の几ＡＭ１０２に記憶されている。

Ｑ１ページ■の送信を開始し、送信終了するとページ■
を蓄積しながらページ■の送信を開始する。インヒピッ
トエリアトップは■に移動する。

Ｑｌ）ベージ■を送信途中でプリンタ或いはディスク等
の受信側から画像データの送信の一時待ちの要求信号で
あるＣＷＣ信号が到来した。尚、このＣＷＣ信号は受信
側の受信メモリがオーバ７０−した場合等に送信を一時
中断させるべく受信側から送信側に伝達される信号であ
る。そして、この中断状態が解除し、再び受信可能とな
った場合に紘受信側からＣＲＣ信号が送信側に伝達され
る。ＣＰＵ１０４はメモリに続出しの中断命令を出しく
自動的にＲＴＣが挿入される）、メモリからのページ■
の画像データの読出しはアドレス［相］でストップする
。このアドレス［Ｆ］はリードアドレスカウンタ５８よ
りセレクタ６４を介し、ＣＩ’　Ｕ　１０４に取込まれ
、ＲＡＭ１０２に格納される。一方、ページ■の蓄積は
続行し、この間に終了している。受信側よりＣ几Ｃ信号
を受信し再び画像の送信を開始可能となったときページ
■の残りをアドレス■からはき出すべく、リードアドレ
スカウンタ６０にＲスタートアドレスとして［相］をセ
ットして、読出しを再開する。続いて、ページ■を送信
し終って通信を終了する。

このように、メモリを有効に利用できる、また［稿を自
動交換する場合は交換時間が殆どないので第８図の格納
送信モードにより、原稿読み取りの開始から短時間で複
数原稿の送信ができる。また、手動交換の場合はその交
換時間が長いので、第６図のモードにより、メモリへの
複数ページ分の画像データの格納がなされた後、複数ペ
ージ分の画像データを続けて読出すことができｂので送
信中断時間の節約ができる。

尚、第６〜９図の例では３ペ一ジ分の画像データがメモ
リボード１５の容量を上回った場合を説明したが、前述
の様に、Ｍ−Ｈ符号化の性質上、原稿画像の圧縮後の画
像データ量にはかなりの巾があり、３ペ一ジ以上の画像
データの格納が可能な場合もあること線言うまでもない
。

尚、メモリボード１５の代わりに光ディスクや磁気ディ
スク等からなる画像ファイルを用いてもよい。

【図面の簡単な説明】

第１図は圧縮機能をもった原稿読取装置の一実施例の構
成を示す図、第２１Ａｉｔ第１図示のデータ圧縮回路２
０の詳細な一栴成例を示す回路図、第３図（ａ）及び（
ｂ）は第２図示回路の入出力関係を示す図、第４図は第
２図示回路の動作タイミングを示すタイムチャート図、
第５図は第１図示のアドレスコン）ｏ−ラの詳細な−ｆ
ＪＪ＆例を示す回路図、第６図〜第９図はメモリの書込
み及び読出し状態を示す図であり、１５はメモリボード
、２１はＲＬカウンタ、２２はＭ、Ｈエンコーダ、２３
はバッキング回路、３１はＦＩＦｏ、３２はレジスタＢ
１３３はレジスタＣ１３４はマルチプレクサＰ１３５は
マルチプレクサＱ１３６はカウントレジスタｘ１３７は
加算回路、３ＢはカウントレジスタＹ、３９．４１は減
算回路、４０はマルチプレクサ、１００はアドレス制御
回路である。 出願人　キャノン株式会社、 第３０ （α） （ｂ）

Claims (1)

1. 【特許請求の範囲】 （１）原稿画像を読取り画像データを出力する出力手段
   と、画像データを複数ページ分記憶可能な記憶手段と、
   上記出力手段から出力される複数ページ分の画像データ
   を上記記憶手段に順次記憶せしめるべく上記記憶手段を
   制御する制御手段とを有し１画像データの記憶中記憶手
   段にオーパフロウを生じた場合、上記制御手段は上記出
   力手段からの画像データの記憶を中断せしめることを特
   徴とする画像処理装置。 （２、特許請求の範囲第（１）項において、上記制御手
   段は、上記記憶手段から画像データの読出しが行なわれ
   、記憶手段が新たな画像データの記憶可能とがつ友場合
   、中断された画像データの記憶を再度行なうことを特徴
   とする画像処理装置。 （６）１％許請求の範囲第（１）項において、上記出力
   手段は圧縮処理された画像データを出力することを特徴
   とする画像処理装置。