JPH0815299B2

JPH0815299B2 - 画像処理システム

Info

Publication number: JPH0815299B2
Application number: JP60045960A
Authority: JP
Inventors: 忍有本
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 1984-08-28
Filing date: 1985-03-07
Publication date: 1996-02-14
Anticipated expiration: 2011-02-14
Also published as: JPS6157169A

Description

【発明の詳細な説明】（１）分野本発明はデジタル画像処理システムに関する。

（２）従来技術近年、CCDに代表される固体撮像素子等の充電変換素
子によって画像を読取り、デイジタル信号に変換して、
画像処理を施しデイジタル伝送路により伝送し、さらに
レーザビームプリンタ等により再度画像を再現するデイ
ジタル複写機，フアクシミリが考えられている。

この様なデジタル画像装置は、夫々単機能のものであ
ったり、また、例えば、伝送と複写の如く複数機能を有
していても、それら複数機能を並行して利用することは
困難であった。

従って、複数機能を同時に果すためには、各機能を備
えた複数装置を必要とし、これらを設置することによ
り、オフィスの空間を狭くしてしまい、取扱いも複雑と
なり、また、コストもアップしてしまうものであった。

（３）目的本発明は以上の点に鑑みてなされたもので、通信回線
からの画像データの受信中に原稿画像の読取り、また
は、画像記録を並行して実行可能とすることを目的と
し、詳しくは、画像データのDMA転送に用いられるコン
ピュータバスラインと、通信回線から画像データを受信
し、受信画像データをバッファメモリに一旦記憶した
後、所定量毎に前記コンピュータバスラインに出力する
受信手段と、原稿画像を読取り、読取画像データを所定
量毎に前記コンピュータバスラインに出力する読取手段
と、記録画像データを所定量毎に前記コンピュータバス
ラインから取込み、記録画像データに基づいて画像記録
する記録手段と、前記受信手段，前記読取手段及び前記
記録手段からのDMA転送要求に基づいて、前記コンピュ
ータバスラインを用いた受信画像データ，読取画像デー
タ及び記録画像データのDMA転送を制御する制御手段と
を有し、前記制御手段は、前記受信手段からのDMA転送
要求に基づく前記受信手段からの受信画像データのDMA
転送中に、前記読取手段または前記記録手段からDMA転
送要求が生じた場合、受信画像データのDMA転送を中断
せしめ、その中断中に、前記読取手段または前記記録手
段からのDMA転送要求に基づいて、前記読取手段からの
所定量の読取画像データまたは前記記録手段への所定量
の記録画像データのDMA転送を実行せしめ、所定量の読
取画像データまたは記録画像データのDMA転送の終了
後、前記受信手段からのDMA転送要求に基づいて前記受
信手段の前記バッファメモリに記憶されている受信画像
データのDMA転送を再開せしめる画像処理システムを提
供するものである。

（４）実施例以下、実施例により本発明の説明を行なう。

第１図は、本発明を適用可能なシステムブロツク図で
ある。

リーダ１は、原稿を例えばCCDイメージセンサを使用
して読み取りアナログ・デジタル交換を行なった後にシ
エーデイング補正、２値化処理等を行ないデジタル画像
信号として外部回路に出力する。

プリンタ２は、例えばレーザー・ビーム・プリンタ
（LBP）の様にデジタル画像信号をプリント用紙上に像
形成するための装置である。リーダ１とプリンタ２とは
直接接続することにより複写装置として動作することが
可能である。本実施例においては、リーダ１、プリンタ
２間を接続インターフエースを利用しリーダ１、プリン
タ２に大きな変更を加えることなくフアクシミリ装置の
機能を追加するように構成されている。

RPアダプタ３はリーダ１、プリンタ２間のデジタル画
像信号をコンピユータ・バス11で取り扱い可能なように
変換するための変換回路である。コンピユータ・バス11
は例えばインテル社のマルチ・バスのようなものであ
り、最大数Ｍワード/secの伝送速度のもので、バスの主
要な制御を行なうメインCPU4、メモリ５、デイスク・コ
ントローラ６、回線制御回路９等がRPアダプタ３ととも
に基板の形で互いに接続され情報の転送を行なう。

リーダ１で読み取られた原稿像データはRPアダブタ３
で変換され一旦メモリ５に記憶され必要に応じてさらに
デイスク・コントローラ６を介して磁気デイスク７やフ
ロツピ・デイスク８に記憶される。記憶されたデータは
回線制御回路９（モデム他）、カプラ10を介して通信回
線に送られる。

逆に通信回線より送られた原稿像データはカプラ10、
回線制御９を介してメモリ５に記憶され、必要に応じ同
様にデイスク・コントローラ６により磁気デイスク7,フ
ロツピ・デイスク８に記憶される。記憶されたデータ
は、RPアダプタ３を介してプリンタ２に送られ、プリン
ト紙上に像形成される。

これら一連のフアクシミリ動作はメインCPU4が管理を
集中して行なう。

第２図は、RPアダプタの構成図である。ここで１−１
は原稿を読取りライン毎に同期信号とともに、シリアル
なデジタル画像信号を送出する原稿読取り装置であり、
１ライン分の長さのCCDにより主走査をし、CCD又は結像
系を所定の速度で移動させて副走査をする。主走査、副
走査方向ともに400bpi（ビツト／インチ）の分解能で読
取るものである。

１−２は原稿読取り部からのビツト形式の画像データ
Videoを符号化などの手法により圧縮する回路であり、
本実施例においては、周知のラン長符号化方式の回路を
用いている。１−３は、ビツト・シリアルな画像データ
Videoをパラレル形式に変換するシリアルパラレル変換
部（以下Ｓ→Ｐ変換部と称する）である。１−4,1−５
そして１−6,1−７は各々ペアで働くダブルバツフアメ
モリで、１−2,1−３で得られる１ライン分の画像デー
タを書き込み読出しができる容量を持ち、１−４（１−
６）に画像データを書き込んでいる時に、１−５（１−
７）より画像データを読み出すといった動作をする。１
−8,1−９は各々のダブルバツフアメモリにデータ書き
込みアドレスを与えるためのライトアドレスカウンタで
ある。１−10は１−２の画像圧縮部と、１−３のＳ→Ｐ
変換部より得られた変換データの大小を判定する比較器
であり、その出力でセレクタ１−26を制御してデータ量
の少ない方の変換ロジツクからの変換画像データをマル
チバス（コンピユータバス）システム１−11に提供す
る。変換画像データはコンピユータバスを介して第１図
のメモリ等に所定のコンピユータバスのシステム速度で
付与される。

圧縮画像データの復号部の構成は以下の様になる。１
−30,1−31は圧縮データ供給元であるコンピユータバス
システム１−11からのデータ転送と復元ロジツクの圧縮
データ読取りの同期をとるためのダブルバツフアであ
り、１−41のリードアドレスカウンタに同期してコンピ
ユータバスシステム１−11にデータ要求を発信する。１
−32はダブルバツフアより読出した圧縮データの属性を
判定し、使用する復元ロジツクを選択するセレクタロジ
ツクである。１−33は１−２の圧縮部に対応した復号部
であり、１−34は１−３のＳ→Ｐ変換器に対応したパラ
レル→シリアル変換部（以下P/S変換部と称す。）であ
る。

以上の復元手段によってビツトシリアルの形式で得ら
れた画像信号を重複読出しし、副走査方向の画素密度の
変換を行うためのRAMが１−35である。このRAMの出力を
１−45のプリンタで再現する。

本実施例では、画像の圧縮は原稿読取り部１−１から
の１ライン読取り終了に対応する同期信号HSYNCに同期
して行なわれ、画像の復元はプリンタ１−45よりの同期
信号Ｄ−HSYNC（LBプリンタの場合１ラインビームスキ
ヤン終了に対応）に同期して行われる。ところで圧縮あ
るいは復元回路に与えるこれらの同調信号をゲートし
て、圧縮あるいは復元回路に与えることにより画素密度
の変換、画像の拡大、縮小を行うことができる。このた
めの同期信号ゲート手段が、１−12のHSYNC,Video Ena
bleゲートロジツクであり、１−36のＤ−HSYNCゲートロ
ジツクである。

以下、本実施例での回路の動作を説明する。

（圧縮回路）第２図の２点鎖線左側が圧縮回路であり、原稿読取り
部１−１よりのデジタル画像信号を処理して１−11のコ
ンピユータバスシステムに転送する。原稿読取り部より
の出力信号とその信号形式を第３図に示す。

原稿読取り部よりの信号は、１ラインの各区間信号で
あるHSYNCと画像情報転送クロツクであるVideo Clock
とシリアル画像信号のVideoとHSYNCと次のHSYNCまでの
１ライン区間中で実際に画像信号が有効であることを示
すVideo Enableからなっている。

HSYNCはVideo Clockに同期して１クロツク分出力さ
れる。また、本実施例に用いた読取り部は最大主走査長
が8 1/2インチで400bpsの分解能で読取るため、１ライ
ンとして、3400ビツトの画像データが送出される。その
ためVideo EnableのHighレベルの区間（画像有効区
間）は、Video Clock3400クロツク分である。

これらの信号は、画像データ圧縮部１−２と１−３の
S/P変換部に同時に与えられおのおの独立にパラレルデ
ータを生成し、１−２のコード化データは１−4,1−５
のダブルバツフアに、１−３からのパラレルデータは１
−6,1−７のダブルバツフアに書かれる。タブルバツフ
アへの書き込み動作をコントロールするのが、１−8,1
−９のWriteアドレスカウンタである。各カウンタはVid
eo Enableにより初期化される。１−８のカウンタは１
−２の圧縮部からの画像コード化に同期したクロツクに
よりカウント動作し、１−９のカウンタは、１−３のＳ
→Ｐ変換部の変換動作に同期したクロツクでカウント動
作する。また、ダブルバツフアの切り換え動作はHSYNC
信号の入力により１−13のドグルフリツプフロツプが１
ライン毎に状態が変化することにより１−18,1−19,1−
20,1−21,1−22,1−23の各々アドレスセレクタ、データ
セレクタの働きによりなされる。尚Readアドレスデータ
はコンピユータバスからアドレスバツフア１−29を介し
て入力されるもので、コンピユータバス同期で各バツフ
アがリードされデータが送られる。

以上の圧縮部の回路の動作を第４図のタイミングチヤ
ートに表わす。Ｓ→Ｐ変換部１−３は画像信号を14ビツ
トパラレルに変換するので、Video Clockの14個でWrit
eアドレスカウンタに１クロツクのクロツク入力を発生
する。この場合１ライン3400クロツクのVideo Clockに
よりアドレスカウンタ出力は、０から42までカウントす
ることになる。これはメモリ容量256ワードに対応す
る。また、解像度を1/2におとして、200bpiでシリパラ
変換した場合には、28クロツクのVideo Clockでアドレ
スカウンタ１だけ出力状態が変化し、3400クロツクのVi
deo Clockにより122まで計数される。このようにＳ→
Ｐ変換部用のアドレスカウンタ１−９は、１主走査区間
で定常的なカウント動作をするが、ラン長圧縮データ用
のWirteアドレスカウンタ１−８の動作は様子が異な
る。１−２の画像データ圧縮部はVideo信号の１つの状
態が何クロツク分連続したかをコード化し、出力するも
のであるから、１−８のWriteアドレスカウンタへのク
ロツク入力はVideo信号の状態が変化するたびに発生す
る。そのため１ラインの3400ビツトの画信号により、ア
ドレスカウンタには１クロツクから3400クロツクまでの
クロツクが入力されることになる。すなわち、１−９の
アドレスカウンタの出力が１ライン毎に一定であるのに
対して１−８のカウンタ出力は１〜3400までの値をと
る。ここで１−２と１−３の各画像変換部でどちらの変
換データが少ないかは、このアドレスカウンタの値を比
較することにより判定される。変換データ量は、Video
Enableの後端で決定されるので、その時の値を１−1
4,1−15のフリツプフロツプにラツチし、各フリツプフ
ロツプの値を１−10の比較器で比較し、その出力をライ
ン同期信号HSYNCによって１−25のフリツプフロツプに
ラツチする。このフリツプフロツプの出力状態によって
１−11のコンピユータバスシステムに読み取らすデータ
のセレクタを１−26のセレクタで行う。また、１−８の
ラン長データ用のアドレスカウンタに入力されるクロツ
ク数がメモリの許容量（256ワード）を超えた場合に
も、１−24のORゲートのもう一方の入力により１−26の
セレクタをシリパラ変換からのデータを選択するように
設定する。

ここで、１−４〜１−７のバツフアRAMに書かれるデ
ータについて第５図により説明する。１−2,1−３の画
像変換部からの１ライン分のデータはRAMの１番地から1
6ビツトパラレルな形で２番地、３番地とアドレスを増
しながら順次書き込まれる。そのデータの形式は以下の
ようになる。

圧縮部１−２のラン長符号データの場合は、（ａ）の
如くなり、Ｓ→Ｐ部１−３からのデータはRAM1−6,1−
７に（ｂ）の形で書かれる。この場合、14,15ビツト目
の00は０〜13ビツト目が画像データであることを示すも
のである。

そして１ライン分の書き込みが終了した時点で、１−
14,1−15にラツチされたアドレスカウンタの値に、１ラ
インの開始の識別コードを付加して、RAMの０番地に書
き込む。その形式は（ｃ）のようになる。すなわち、RA
M1−4,1−５の０番地に書き込まれるデータの13ビツト
目には１が、RAM1−6,1−７の13ビツト目には０が書か
れる。また、15ビツト目、14ビツト目は識別コードであ
り、ライン毎の区切りのデータか実際の画像データか否
かを区別するためのものである。

このように、ライン毎の同期信号によって、１−2,1
−３の２つの画像変換器は、おのおの独立にRAMに変換
データを書込むが、実際に読出されるのはどちらか一方
のみであり、前述のようにそれは書込み動作中のアドレ
スカウンタ１−8,1−９の値によって決定される。

１−11のコンピユータバスシステムはHSYNC信号によ
る割り込み信号を１−27より受けて、RAMに書かれた１
ライン分の変換データ（１ライン前の）の読取りを開始
する。この読取り速度はHSYNCの一区間中にRAMに書かれ
ている有効データを読み出しうるに十分なスピードでな
ければならない。まず１−11のコンピユータバスシステ
ムは１−27からのデータ読取り要求信号をメインCPU4又
はデイスクコントローラ６に送りそこでそれを判定しリ
ードアドレスデータを出力しRAMの０番地からデータの
読出しを開始する。０番地には、１番地以後のアドレス
に入っている１ライン分のデータのタイプが書かれてい
るので、そのデータ長分だけデータを取り込みコンピユ
ータバスに接続されている他のデイスク等のメモリ装置
５〜８や、通信制御部９にこのデータを送る。この場合
データ長をCPU又はコントローラ６により判断して、リ
ードアドレスデータの出力制御をすることでRAMの不要
なデータを読出す必要がなく、コンピユタバスの画像デ
ータによる占有時間が最少限ですむという利点がある。

よって読取ったデータを圧縮して送る際の１ライン毎
に空時間を作ることができ、コンピユータバスをその間
開放することができる。つまりその空時間にデイスク６
のデータを回線制御回路９により通信する等にコンピユ
ータバス１−11を有効利用できる。

この点につき説明する。

第７図は第１図のメインCPU4によるデータ処理のフロ
ーチヤートである。第７−１図は通信回線からのコンピ
ユータデータやワードプロセスデータをバスを介してデ
イスクに格納するルーチンである。メインCPU4はDMAコ
ントローラを有し、DMA接続により回線からのデータをC
PUを介さずデイスク7,8やメモリ５に格納したり、デイ
スクやメモリのデータをCPUを介さず、通信回線に送っ
たりする。

第７−１図において、ステツプ１では回線制御回路９
におけるバツフアに回線からのデータが格納されて一杯
になったかを判断する。フルになって初めてDMAコント
ローラをオペレートしてバツフアの回線データをバス１
−11を介してデイスクコントローラ６に転送せしめる。
それによりデイスク7,8にバツフアの回線データを書込
む。その後再びステツプ1,2をくり返し、回線で受けた
データを逐次デイスクに格納することになる。尚バツフ
アがあるので、バスのデータ転送速度と回線のデータ転
送速度が異なっても対応できる。又、デイスクから通信
回線にバスを介してデータを転送する場合も、第７−１
図の如くデイスクコントローラ９のバツフアとDMA転送
によりそれが達成できる。尚デイスクやメモリにはバス
１−11に接続の不図示のワードプロセサ等によるワード
データが格納可能である。

以上のようにして、コンピユータバス１−11は、リー
ダ1,プリンタ２の画像データを転送し、他方ではそのリ
ーダ1,プリンタ２に関するデータとは関係のないその他
の情報処理データやワードプロセスデータをデイスクに
転送したり、回線モジユレータに転送するものである。

第７−２図はリーダ１の画像データをバス１−11に取
り込むためのインタラプルルーチンである。つまりバス
を占有し、その後それを解放するルーチンである。

第２図のインタラプトロジツク１−27によりインタラ
プト要求信号が出力されると、CPU4はDMAコントローラ
を制御し、バス１−11における通信回線とデイスクとの
間の第７−１図の如きデータ転送を中断せしめる（Ｓ−
３）。次にCPU4は第２図のRAM1−４〜１−７を読出す為
のリードアドレスデータをバツファ１−29に付与して、
RAMの０番地のデータをまず読出して、RAMに格納されて
いる１ライン分の画像データの量を認識する（Ｓ−
４）。認識した１ライン分の画像データの量をDMAコン
トローラにセツトし、次にRPアダプタ３のRAMからメモ
リ５へのDMAによるデータ転送を開始する（Ｓ−５）。
１ライン分のデータ転送を終えたことを、DMAコントロ
ーラにセツトしたデータ量から判定して画像データのメ
モリ５への転送を停止する（Ｓ−６）。そして通信回線
とデイスクとの間で第７−１図の如きデータ転送を再開
する。

第８図はコンピユータバスの使用状態を示すもので、
第８−１図は第７−２図のバス使用状態を示す。Ａが通
信回線とデイスクの間のデータ転送によるバスの専有期
間、ＢがRPアダプタ３からメモリ５へのデータ転送によ
るバスの専有期間を示す。

尚メモリ５はドキユメント数ページ分のデータを格納
できる。従ってこのメモリ５のデータをメインCPU4によ
り部分キヤンセル、合成等の編集をすることができる。

又、通信回線とデイスクの間での所定のデータ転送が
終了して初めて、バスをRPアダプタのデータ転送の為に
解放することもできる。それは第２図のインタラプトロ
ジツク１−27の優先度を低くし、Ａのバス専有時はイン
タラプトがきかないようにすることでできる。

この場合リーダ１にバスをＡが専有していることを表
示し、かつオペレータにドキユメントの読取りスキヤン
をさせないように、読取指令の入力禁止をする。第２図
のRAMがドキユメントのデータ全てを格納できるページ
メモリの場合は読取指令の入力を許容し、リーダ１にお
けるドキユメントのスキヤンを許してRAMに１ページ分
格納するが、RAMからバスへの読出しを阻止する。一度
Ａ又はＢの一方がバスを専有すると、転送が中断するこ
とがないので、連続性を重要とするデータについては都
合が良い。

第２図の例はバスのデータ転送速度に対しリーダ１の
イメージ読取り速度が略等しいか遅い場合に都合がい
い。リーダの読取り速度がバスの速度より非常に速い場
合は、RAM1−１〜１−７としてドキユメントの１ページ
分が格納できる容量のものを必要とする。

（画素密度変換Ｉ）次に、圧縮データの画素密度の変換につき手法につい
て説明する。これにより画像データの縮小を行うことが
でき、又記録画素密度の小さい記録装置に原稿読取り装
置を適応させることができる。

即ち読取り画像が文字画像の場合など400bpiの高解像
度が必要とされない場合がある。その場合には解像度を
おとして転送した方が、転送時間が短縮され、コンピユ
ータバスの専有時間を少なくし、デイスクメモリ等の中
間バツフアメモリの使用効率も上がり経済的である。ま
た、画像記録装置側で画像縮少機能がない場合に、縮少
を必要とするとき送信側で圧縮して送らなければならな
い。又記録装置側に拡大機能をもたらしめることで、送
信側で縮小して送れば情報量増加を防ぐことができる。

さて、主走査方向の解像度をおとす手法は従来から用
いられている画像サンプルクロツクの周波数を変えるも
ので、それは１−2,1−３の変換部における変換前のシ
リアルデータのVideoに対応したVideo Clockの周波数
を制御する。その際のクロツクレートはEM₁として設定
する。

副走査方向の縮少（解像度をおとす）のために、１−
12の同期信号ゲート手段を用いる。今まで述べた画像デ
ータ圧縮回路は、全てHSYNC.Video Enableの同期信号
によりなされている。そのためレートに応じた所定のラ
インのデータに対する上記同期信号をゲートして出力し
ないようにしてしまえば、そのラインのデータは、処理
されないことになるのでラインのまびきが行われる。ま
た、コンピユータバス１−11にも、上記ラインに対応し
たデータ読取り要求Reqが発せられないのでゲートした
ラインのデータが読取られバスに伝送される心配もな
い。

このように、所望の解像度のデータを得るために、１
−12の同期信号ゲート回路は、以下のように構成され
る。即ち、7497TTCのようなクロツクまびき手段で構成
しそのクロツクに１ラインの同期信号であるHSYNCを入
力してゲート信号を生成し、それによってHSYNC.Video
Enableの同期信号をまびくのである。解像度（縮率）
を決定するまびき率は、図示しないスイツチ等の設定手
段によりEM₂として設定される。EM₁,EM₂を各々独立に設
定することによりタテ，ヨコの画素密度、縮率を任意に
決定できる。

（復号回路）次に、圧縮したデータを復元する方法について述べ
る。復元部は１−11のコンピユータバスシステム１−11
から提供されるデータを復元する。このデータは前述の
圧縮手法によって生成されたデータであるが、復元部と
同一のコンピユータバスに接続された圧縮部１−２から
のものである必要はない。メモリ５に格納のデータ又は
カプラ10からのデータであっていい。

まずコンピユータバスシステム１−11は、１−30,1−
31のいずれかのRAMに、所定のデータ量のデータを書き
込む。本実施例では256Wordとしている。１−30,1−31
のRAMは、ダブルバツフアとして構成されており、一方
にデータを書き込む時は、他方よりデータを読み出すと
いう動作をする。１−32のデコーダセレクト部は、RAM
のデータ中からライン毎の区間信号をみつけるべく、１
−41のリードアドレスカウンタにクロツクを送出する。
一ラインの区間信号をみつけると、そこには次に続くデ
ータの形式（第５図）が書かれているので、それに対応
した復元部を選択すべく、セレクタ１−44に信号を発す
る。尚復元動作を切換えるべく構成することもできるプ
リンタ１−45から同期信号Ｇ−HSYNC（後述）に同期し
て、復元動作を開始する。ここで圧縮データの復元回路
は、圧縮回路１−2,1−３に対応して、１−33の圧縮デ
ータ復元回路、１−34のパラレルデータをシリアルデー
タに変換するパラレル→14ビツトシリアル変換部（以下
Ｐ→Ｓ変換部と称す）があり、この２つの回路は、同期
信号Ｇ−HSYNCによって常時動作している。各々の復元
回路は、復元動作に同期して次のデータを要求する信号
（Data Req）を発生するが、デコーダセレクト部１−3
2は、ライン区切り信号によって指定された復元回路か
らの要求信号のみをリードアドレスカウンタ１−41のク
ロツクとして送出する。このようにしてプリンタ１−45
にラインシリアルなビデオ信号が送出されるが、その様
子を第４図に示す。即ち、プリンタ１−45よりの同期信
号Ｄ−HSYNCに応じて内部にもっているクロツク発生手
段１−42のクロツクを画像クロツクであるＤ−Video C
lockにより、シリアル画像信号、Ｄ−VideoとＤ−Video
Enableを送出する。

デコーダセレクト部１−32は、復元部からのDataリク
エスト信号をリードアドレスカウンタ１−41に送って次
のデータを取り込むが、もしそれがライン区切り信号で
あったら、そのデータは復元部にはわたさずに、次のラ
イン同期信号Ｄ−HSYNCを待ち、それによりデータセレ
クタ１−41を所定の状態にし、次のデータを復元部に送
る。

なお１−41のカウンタは、ダブルバツフアの一方から
の読出しを終了した時（空の時）にカウントup信号を１
−37のトグルフリツプフロツプに出力し、２つのRAMの
書き込み、読出し動作を切り換えるとともに、コンピユ
ータバスシステム１−11に、次の256Wordのデータの要
求をすべく、１−27の割込み要求ロジツクにも、256番
地分のカウントup信号を出力する。

圧縮部で、１ラインのデータ量が最大で約256Wordで
あるので、256Wordのダブルバツフア１−30,1−31によ
り、コンピユータバスシステム１−11に入力される割込
み信号の周期は１−45のプリンタから１ラインの同期信
号Ｄ−HSYNCインターバルよりも確実に長くなるので、
コンピユータバスシステムのスピードは、最低でも１ラ
インの区間中に256Wordのデータを転送できるものであ
ればよい。従ってバス速度が速いほど256Wordを転送し
た後ライン毎の空時間が増加し、その空時間にバスを他
の情報処理や伝送に利用できる。

この点につき第７図，第８図により説明する。第７−
３図は、プリンタ２へ画像データを転送するためのイン
タラプトルーチンである。

第２図のインタラプトロジツク１−27によりインタラ
プト要求信号が出されると、CPU4はDMAコントローラを
制御し、バス１−11における通信回線とデイスクとの間
の第７−１図の如きデータ転送を中断せしめる（Ｓ−
８）。次にCPU4はDMAコントローラにRAM1−30,1−31へ
格納すべき256Wのデータ量をセツトする。次に第２図に
RAM1−30,1−31に画像データを書き込むためのライトア
ドレスデータをバツフア１−29に付与する。それにより
メモリ５からRPアダプタ３の上記RAMへのDMAによるデー
タ転送を開始する（Ｓ−９）。256Wのデータ転送が終了
したことをDMAコントローラにセツトしたデータ量から
判定してメモリ５からRAMへの転送を停止する（Ｓ−1
0）。そして回線とデイスクとの間のデータ転送を再開
する（Ｓ−11）。

第８−２図に第７−３図の場合のバスの使用状態を示
す。Ａは通信回線とデイスクとの間での使用期間、Ｃは
メモリ５からRPアダプタ３へのプリント画像データの転
送によるバスの専有期間を示す。

尚、通信回線とデイスクの間での所定のデータ転送が
終了して初めて、インタラプトロジツク１−27をイネブ
ルにしてバスをプリントデータ転送の為に解放すること
もできる。この場合、メインCPU4のプリンタ操作部に専
有Ａを表示し、プリント指令の入力を禁止する。Ａ又は
Ｃの一方のバス専有すると転送が中断することがないの
で、通信、プリントに都合が良い。

尚、RAM1−35のデータをCRT等のデイスプレイに出力
して、メモリ５のデータによりイメージ表示することも
可能である。

以上の例はバスのデータ転送速度に対しプリンタ２の
プリント速度が略等しいか遅い場合に都合がいい。プリ
ンタ２のプリント速度がバスの転送速度より非常に速い
場合はRAM1−30,1−31,1−35としてプリント１ページ分
が格納できる容量のものを必要とする。

（画素密度変換II）復元部における画素密度変換手段は、以下のようにな
る。

主走査方向の画素密度の変換は、１−42からの基本ク
ロツクをまびいて画像データをサンプルする手法を用い
る。この場合１−33,1−34による出力とリアルデータに
ついてサンプル処理をする。密度変換データはプリセツ
トスイツチ等によりDM₁として設定される。副走査方向
の画素密度の変換には以下の手法を用いる。転送されて
くるデータよりも高い解像度をもったプリンタに画像を
等倍で出力する場合や、同じ解像度のプリンタに拡大し
て出力する場合には、同一の復元ラインデータを複数回
出力する。そのために復元データセレクタ１−44の後
に、ラインメモリ１−35を用いている。このRAMはプリ
ンタからの同期信号Ｄ−HSYNC（ビーム検知信号BD）に
同期して動作するアドレスカウンタ１−43の出力によっ
て動作する。そして、１−44のセレクタの出力を一旦ス
トアした後に、読出すことが可能となる。同一ラインの
データを複数回出力する時には、１−44のセレクタのデ
ータ入力信号がRAM1−35の出力信号となるように、同期
信号ゲート部１−36によりセレクタ１−44へのセレクト
信号DSを継続出力させる。これは又同一データを出力す
る時は復元部１−33からのデータは捨てられてしまうの
で、復元動作をしないように復元部に行く同期信号Ｇ−
HSYNCをとめるよう同期信号ゲート部１−36をゲートす
る。前述セレクタの１−44へのセレクト信号DSもこのゲ
ート動作に同期して出力される。このゲート期間は拡大
変換データDM₂に比例し、DM₂はプリセツトされる。DM₂
はDM₁と独立にプリセツトすることができ、タテヨコの
拡大率を変えることができる。所定の解像度（拡大率）
を得るための同期信号ゲート部１−36の構成は前述の１
−12と同様のものである。このゲート期間セレクトロジ
ツク１−32にＧ−HSYNCが入力されないので、リードア
ドレスカウンタ１−41へのクロツを停止している。従っ
てバツフアRAMの読出しをせず、データ格納のまま待機
する。よってこの間コンピユータバス１−11は解放さ
れ、第１図の他の装置に利用される。ゲート期間が過ぎ
るとその後のＧ−HSYNCによりセレクトロジツク１−32
は次のラインのデータのRAMからの読出しとデコードを
開始する。デコーダは１ワード毎の複合終了毎にDATE
REQを出力しクロツクをリードアドレスカウンタに出力
してRAM読出しを行う。RAMからのデータが１ラインデー
タの終了であることをセレクロジツク１−32で判定する
とデコーダ１−33又はコンバータ１−34への次のライン
データの送りを阻止し、Ｇ−HSYNCが発生する迄待機す
る。Ｇ−HSYNCによりRAM1−30を受けて読出す。RAM1−3
1の読出しに切換え、RAM1−30へのバスからの格納を開
始する。それはバスからのライトアドレスデータによ
る。

また、バスシステム１−11から転送されてくるデータ
の解像度よりも低い解像度のプリンタに、等倍で出力し
たりとか、同じ解像度のプリンタでも縮少して出力する
場合には、ラインのまびきが必要とされる。これはデコ
ーダセレクト部１−32においてなされる。即ち、デコー
ダセレクト部にデータDM₂として設定された解像度にな
るように、ライン区切り信号を読み飛ばすことになる。
例えば、解像度が半分のプリンタに出力する場合には、
１ラインのデコードを終了したところで、（これは次の
ライン区間信号がデコードセレクトロジツク１−32に入
力されたことでわかる）次のラインを読み飛ばして、そ
の次のライン区切り信号がくるまで、リードアドレスカ
ウンタ１−41にクロツクを発生することにより、１ライ
ン間隔のデータを復元部１−33に供給できる。

本例において、画情報に応じた１−2,1−３の変換部
の切換えを行ったが、画情報量に応じて圧縮方式の異な
る第1,第２、圧縮変換の切換（例えばMH変換とMR変換の
切換）とすることもできる。

もちろんその切換に応じた復元部の変換器があること
はいうまでもない。又１−2,1−３の切換えをマニユア
ルに任意に行うことも可能で、メインCPUの走査部にそ
のセレクト入力キーを設けることができる。

又本例は圧縮時、復号時１ライン処理の伝送後にコン
ピユータバスを解放するが、複数ライン毎に又は１ペー
ジ毎に解放することも可能で、それによりメインCPU等
によるバスを介した制御信号の煩雑なやりとりを少なく
できる。本例では解放状態のコンピユータバスにインタ
ラプト要求信号を出して他機器間の低優先のバス利用処
理を中断させデータ転送を実行するので、オリジナル像
の読取りと略同時に連続的にバスに画像データを送出
し、フアイル装置等に格納することができる。よってシ
ステムの処理時間の短縮ができる。尚本例は、読取像の
全てのデータを一度メモリに格納する場合にも適用で
き、メモリに格納したデータを圧縮，復号できる。

（５）効果以上説明した様に、本発明によると、共通のコンピュ
ータバスラインを用いて実行される受信画像データと読
取画像データまたは記録画像データのDMA転送要求が競
合した場合には、操作者にとって即時性を要求される原
稿画像の読取りまたは画像記録を、通信回線からの画像
データの受信の終了を待たずして、優先して実行でき、
また一方、コンピュータバスラインを用いた受信画像デ
ータのDMA転送の中断中においても、受信手段に設けら
れたバッファメモリを用い、通信回線からの画像データ
の受信及びバッファメモリへの記憶を継続することがで
きる。

従って、本発明によると、通信回線からの画像データ
の受信中に原稿画像の読取りの要求または画像記録の要
求が生じた場合でも、通信回線からの画像データの受信
を中断することなく、通信回線からの画像データの受信
中に原稿画像の読取りまたは画像記録を並行して実行可
能となる。

【図面の簡単な説明】

第１図は本発明におけるシステムブロツク図、第２図は
本発明における画像処理回路図、第３図，第４図，第６
図は第２図の処理タイムチヤート図、第５図は伝送デー
タ説明図、第７−１図，第７−２図，第７−３図は伝送
処理フローチヤート、第８−１図，第８−２図はバスの
使用状態図である。図中５はメモリ、１はリーダ、２はプリンタである。

Claims

【特許請求の範囲】

【請求項１】画像データのDMA転送に用いられるコンピ
ュータバスラインと、通信回線から画像データを受信し、受信画像データをバ
ッファメモリに一旦記憶した後、所定量毎に前記コンピ
ュータバスラインに出力する受信手段と、原稿画像を読取り、読取画像データを所定量毎に前記コ
ンピュータバスラインに出力する読取手段と、記録画像データを所定量毎に前記コンピュータバスライ
ンから取込み、記録画像データに基づいて画像記録する
記録手段と、前記受信手段，前記読取手段及び前記記録手段からのDM
A転送要求に基づいて、前記コンピュータバスラインを
用いた受信画像データ，読取画像データ及び記録画像デ
ータのDMA転送を制御する制御手段とを有し、前記制御手段は、前記受信手段からのDMA転送要求に基
づく前記受信手段からの受信画像データのDMA転送中
に、前記読取手段または前記記録手段からDMA転送要求
が生じた場合、受信画像データのDMA転送を中断せし
め、その中断中に、前記読取手段または前記記録手段からの
DMA転送要求に基づいて、前記読取手段からの所定量の
読取画像データまたは前記記録手段への所定量の記録画
像データのDMA転送を実行せしめ、所定量の読取画像デ
ータまたは記録画像データのDMA転送の終了後、前記受
信手段からのDMA転送要求に基づいて前記受信手段の前
記バッファメモリに記憶されている受信画像データのDM
A転送を再開せしめることを特徴とする画像処理システ
ム。