JPH0563986B2

JPH0563986B2 -

Info

Publication number: JPH0563986B2
Application number: JP58158452A
Authority: JP
Inventors: Shinobu Arimoto
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 1983-08-30
Filing date: 1983-08-30
Publication date: 1993-09-13
Also published as: JPS6051076A

Description

【発明の詳細な説明】本発明は、画像データに基づいて画像を記録す
る画像処理装置に関するものである。

近年、CCDに代表される固体撮像素子等の光
電変換素子によつて画像を読取り、デイジタル画
像データに変換して画像処理を施し、デイジタル
伝送路により伝送し、更にレーザービームプリン
タ等により画像を再現するデイジタル複写機やフ
アクシミリが考えられている。

この様な構成において画像を拡大して記録する
場合には、画像データの読取時に拡大処理を行な
う必要があり、従つて、受信側において拡大処理
を独立して実行することができなかつた。

本発明は以上の点に鑑みてなされたもので、受
信したデータに基づく画像の拡大記録を容易に実
行することを目的とし、詳しくは、受信データを
画像記録用の画像データに復元する復元手段と、
前記復元手段により復元された画像データをライ
ン毎に記憶する記憶手段と、前記記憶手段から読
出された画像データに基づいて画像をライン毎に
記録するとともにライン毎の同期信号を出力する
記録手段とを有し、前記復元手段による復元動作
及び前記記憶手段からの画像データの読出し動作
を、前記記録手段からのライン毎の同期信号に同
期して実行する構成とし、更に、拡大指令に従つ
て間欠的に前記同期信号を間引くことにより前記
復元手段の復元動作を間欠的に中断させる一方前
記記憶手段への前記同期信号を間引かずに前記記
憶手段からの読み出し動作をくり返し行わせて前
記記録手段により拡大画像を記録する画像処理装
置を提供するものである。

以下、実施例により本発明の説明を行なう。

第１図は、本発明を適用可能なシステムブロツ
ク図である。

リーダ１は、原稿を例えばCCDイメージセン
サを使用して読み取りアナログ・デジタル変換を
行なつた後にシエーデイング補正、２値化処理等
を行ないデジタル画像信号として外部回路に出力
する。

プリンタ２は、例えばレーザー・ビーム・プリ
ンタLBPの様にデジタル画像信号をプリント用
紙上に像形成するための装置である。リーダ１と
プリンタ２とは直接接続することにより複写装置
として動作することが可能である。本実施例にお
いては、リーダ１、プリンタ２間を接続インター
フエースを利用しリーダ１、プリンタ２に大きな
変更を加えることなくフアクシミリ装置の機能を
追加するように構成されている。

RPアダプタ３はリーダ１、プリンタ２間のデ
ジタル画像信号をコンピユータ・バス１１で取り
扱い可能なように変換するための変換回路であ
る。コンピユータ・バス１１は例えばインテル社
のマルチ・バスのようなものであり、最大数Ｍワ
ード／secの伝送速度のもので、バスの主要な制
御を行なうメインCPU４、メモリ５、デイス
ク・コントローラ６、回線制御回路９等の複数の
データ処理装置がRPアダプタ３とともに基板の
形で互いに接続され情報の転送を行なう。

リーダ１で読み取られた原稿像データはRPア
ダプタ３で変換され一旦メモリ５に記憶され必要
に応じてさらにデイスク・コントローラ６を介し
て磁気デイスク７やフロツピ・デイスク８に記憶
される。記憶されたデータは回線制御回路９（モ
デム他）、カプラ１０を介して通信回線に送られ
る。

逆に通信回線より送られた原稿像データはカプ
ラ１０、回線制御９を介してメモリ５に記憶さ
れ、必要に応じ同様にデイスク・コントローラ６
により磁気デイスク７、フロツピ・デイスク８に
記憶される。記憶されたデータは、RPアダプタ
３を介してプリンタ２に送られ、プリント紙上に
像形成される。

これら一連のフアクシミリ動作はメインCPU
４が管理を集中して行なう。

第２図は、RPアダプタの構成図である。ここ
で１−１は原稿を読取りライン毎に同期信号とと
もに、シリアルなデジタル画像信号を送出する原
稿読取り装置であり、１ライン分の長さのCCD
により主走査をし、CCD又は結像系を所定の速
度で移動させて副走査をする。主走査、副走査方
向ともに400bpi（ビツト／インチ）の分解能で読
取るものである。

１−２は原稿読取り部からのビツト形式の画像
データvideoを符号化などの手法により圧縮する
回路であり、本実施例においては、周知のラン長
符号化方式の回路を用いている。１−３は、ビツ
ト・シリアルな画像データvideoをパラレル形式
に変換するシリアルパラレル変換部（以下Ｓ→Ｐ
変換部と称する）である。１−４，１−５そして
１−６，１−７は各々ペアで働くダブルバツフア
メモリで、１−２，１−３で得られる１ライン分
の画像データを書き込み読出しができる容量を持
ち、１−４（１−６）に画像データを書き込んで
いる時に、１−５（１−７）より画像データを読
み出すといつた動作をする。１−８，１−９は
各々のダブルバツフアメモリにデータ書き込みア
ドレスを与えるためのライトアドレスカウンタで
ある。１−１０は１−２の画像圧縮部と、１−３
のＳ→Ｐ変換部より得られた変換データの大小を
判定する比較器であり、その出力でセレクタ１−
２６を制御してデータ量の少ない方の変換ロジツ
クからの変換画像データをマルチバス（コンピユ
ータバス）システム１−１１に提供する。変換画
像データはマルチバスを介して第１図のメモリ等
に所定のマルチバスのシステム速度で付与され
る。

圧縮画像データの復号部の構成は以下の様にな
る１−３０，１−３１は圧縮データ供給元である
マルチバスシステム１−１１からのデータ転送と
復元ロジツクの圧縮データ読取りの同期をとるた
めのダブルバツフアであり、１−４１のリードア
ドレスカウンタに同期してマルチバスシステム１
−１１にデータ要求を発信する。１−３２はダブ
ルバツフアより読出した圧縮データの属性を判定
し、使用する復元ロジツクを選択するセレクタロ
ジツクである。１−３３は１−２の圧縮部に対応
した復号部であり、１−３４は１−３のＳ→Ｐ変
換器に対応したパラレル→シリアル変換部（以下
Ｐ／Ｓ変換部と称す。）である。

以上の復元手段によつてビツトシリアルの形式
で得られた画像信号を重複読出しし、副走査方向
の画素密度の変換を行うためのRAMが１−３５
である。このRAMの出力を１−４５のプリンタ
で再現する。

本実施形では、画像の圧縮は原稿読取り部１−
１からの１ライン読取り終了に対応する同期信号
HSYNCに同期して行なわれ、画像の復元はプリ
ンタ１−４５よりの同期信号Ｄ−HSYNC（LBプ
リンタの場合１ラインビームスキヤン終了に対
応）に同期して行われる。ところで圧縮あるいは
復元回路に与えるこれらの同調信号をゲートし
て、圧縮あるいは復元回路に与えることにより画
素密度の変換、画像の拡大、縮小を行うことがで
きる。このための同期信号ゲート手段が、１−１
２のHSYNC、Video Enableゲートロジツクで
あり、１−３６のＤ−HSYNCゲートロジツクで
ある。

以下、本実施例での回路の動作を説明する。

（圧縮回路）第１図の２点鎖線左側が圧縮回路であり、原稿
読取り部１−１よりのデジタル画像信号を処理し
て１−１１のマルチバスシステムに転送する。原
稿読取り部よりの出力信号とその信号形式を第２
図に示す。

原稿読取り部よりの信号は、１ライン各の区間
信号であるHSYNCと画像情報転送クロツクであ
るVideo Clockとシリアル画像信号のVideoと
HSYNCと次のHSYNCまでの１ライン区間中で
実際に画像信号が有効であることを示すVideo
Enableからなつている。

HSYNCはVideo Clockに同期して１クロツク
分出力される。また、本実施例に用いた読取り部
は最大主走査長が８1/2インチで400bpsの分解
能で読取るため、１ラインとして、3400ビツトの
画像データが送出される。そのためVideo
EnableのHighレベルの区間（画像有効区間）は、
Video Clock340クロツク分である。

これらの信号は、画像データ圧縮部１−２と１
−３のＳ／Ｐ変換部に同時に与えられおのおの独
立にパラレルデータを生成し、１−２のコード化
データは１−４，１−５のダブルバツフアに、１
−３からのパラレルデータは１−６，１−７のダ
ブルバツフアに書かれる。ダブルバツフアへの書
き込み動作をコントロールするのが、１−８，１
−９のWriteアドレスカウンタである。各カウン
タはVideo Enableにより初期化される。１−８
のカウンタは１−２の圧縮部からの画像コード化
に同期したクロツクによりカウント動作し、１−
９のカウンタは、１−３のＳ→Ｐ変換部の変換動
作に同期したクロツクでカウント動作する。ま
た、ダブルバツフアの切り換え動作はHSYNC信
号の入力により１−１３のトグルフリツプフロツ
プが１ライン毎に状態が変化することにより１−
１８，１−１９，１−２０，１−２１，１−２
２，１−２３の各々アドレスセレクタ、データセ
レクタの働きによりなされる。尚Readアドレス
データはマルチバスからアドレスバツフア１−２
９を介して入力されるもので、マルチバス同期で
各バツフアがリードされデータが送られる。

以上の圧縮部の回路の動作を第４図のタイミン
グチヤートに表わす。Ｓ→Ｐ変換部１−３は画像
信号を14ビツトパラレルに変換するので、Video
Clockの14個でWriteアドレスカウンタに１クロ
ツクのクロツク入力を発生する。この場合１ライ
ン3400のクロツクのVideo Clockによりアドレス
カウンタ出力は、０から242までカウントするこ
とになる。これはメモリ容量256ワードに対応す
る。また、解像度を1/2におとして、200bpiでシ
リパラ変換した場合には、28クロツクのVideo
Clockでアドレスカウンタが１だけ出力状態が変
化し、3400クロツクのVideo Clockにより122ま
で計数される。このようにＳ→Ｐ変換部用のアド
レスカウンタ１−９は、１主走査区間で定常的な
カウント動作をするが、ラン長圧縮データ用の
Writeアドレスカウンタ１−８の動作は様子が異
なる。１−２の画像データ圧縮部はVideo信号の
１つの状態が何クロツク分連続したかをコード化
し、出力するものであるから、１−８のWriteア
ドレスカウンタへのクロツク入力はVideo信号の
状態が変化するたびに発生する。そのため１ライ
ンの3400ビツトの画信号により、アドレスカウン
タには１クロツクから3400クロツクまでのクロツ
クが入力されることになる。すなわち、１−９の
アドレスカウンタの出力が１ライン毎に一定であ
るのに対して１−８のカウンタ出力は１〜3400ま
での値をとる。ここで１−２と１−３の各画像変
換部でどちらの変換データが少ないかは、このア
ドレスカウンタの値を比較することにより判定さ
れる。変換データ量は、Video Enableの後端で
決定されるので、その時の値を１−１４，１−１
５のフリツプフロツプにラツチし、各フリツプフ
ロツプの値を１−１０の比較器で比較し、その出
力をライン同期信号HSYNCによつて１−２５の
フリツプフロツプにラツチする。このフリツプフ
ロツプの出力状態によつて１−１１のマルチバス
システムに読み取らすデータのセレクトを１−２
６のセレクタで行う。また、１−８のラン長デー
タ用のアドレスカウンタに入力されるクロツク数
がメモリの許容量（256ワード）を超えた場合に
も、１−２４のORゲートのもう一方の入力より
１−２６のセレクタをシリパラ変換からのデータ
を選択するように設定する。

ここで、１−４〜１−７のバツフアRAMに書
かれるデータについて第５図により説明する。１
−２，１−３の画像変換部からの１ライン分のデ
ータはRAMの１番地から16ビツトパラレルな形
で２番地、３番地とアドレスを増しながら順次書
き込まれる。そのデータの形式は以下のようにな
る。

圧縮部１−２のラン長符号データの場合は、(a)
の如くなり、Ｓ→Ｐ部１−３からのデータは
RAM１−６，１−７に(b)の形で書かれる。この
場合、14、15ビツト目の00は０〜13ビツト目が画
像データであることを示すものである。

そして１ライン分の書き込みが終了した時点
で、１−１４，１−１５にラツチされたアドレス
カウンタの値に、１ラインの開始の識別コードを
付加して、RAMの０番地に書き込む。その形式
は(c)のようになる。すなわち、RAM１−４，１
−５の０番地に書き込まれるデータの13ビツト目
には１が、RAM１−６，１−７の13ビツト目に
は０が書かれる。また、15ビツト目、14ビツト目
は識別コードであり、ライン毎の区切りのデータ
か実際の画像データか否かを区別するためのもの
である。

このように、ライン毎の同期信号によつて、１
−２，１−３の２つの画像変換器は、おのおの独
立にRAMに変換データを書込むが、実際に読出
されるのはどちらか一方のみであり、前述のよう
にそれは書き込み動作中のアドレスカウンタ１−
８，１−９の値によつて決定される。

１−１１のマルチバスシステムはHSYNC信号
による割り込み信号を１−２７より受けて、
RAMに書かれた１ライン分の変換データ（１ラ
イン前の）の読取りを開始する。この読取り速度
はHSYNCの一区間中にRAMに書かれている有
効データを読み出しうるに十分なスピードでなけ
ればならない。まず１−１１のマルチバスシステ
ムは１−２７からのデータ読取り要求信号をメイ
ンCPU４又はデイスクコントローラ６に送りそ
こでそれを判定しリードアドレスデータを出力し
てRAMの０番地からデータの読出しを開始す
る。０番地には、１番地以後のアドレスに入つて
いる１ライン分のデータのタイプが書かれている
ので、そのデータ長分だけデータを取り込みマル
チバスに接続されている他のデイスク等のメモリ
装置５〜８や、通信制御部９にこのデータを送
る。この場合データ長をCPU又はコントローラ
６により判断してリードアドレスデータの出力制
御をすることでRAMの不要なデータを読出す必
要がなく、マルチバスの占有時間が最少限ですむ
という利点がある。

よつて読取つたデータを圧縮して送る際の１ラ
イン毎に空時間を作ることができ、マルチバスを
その間解放することができる。つまりデイスク６
のデータを回線制御により通信する等にバスを有
効利用できる。

次に、圧縮データの画素密度の変換につき手法
について説明する。これにより画像データの縮少
を行なうことができ、又記録画素密度の小さい記
録装置に原稿読取り装置を適応させることができ
る。

即ち読取り画像が文字画像の場合など400bpiの
高解像度が必要とされない場合がある。その場合
には解像度をおとして転送した方が、転送時間が
短縮され、マルチバスの専有時間を少なくし、デ
イスクメモリ等の中間バツフアメモリの使用効率
も上がり経済的である。また、画像記録装置側で
画像縮少機能がない場合には、縮少を必要とする
とき送信側で圧縮しなければならない。記録装置
側に拡大機能をもたしめることで送信側での情報
量増加を防ぐことができる。

さて、主走査方向の解像度をおとす手法は従来
から用いられている画像サンプルクロツクの周波
数を変えるものでそれは１−２，１−３の変換部
における変換前のシリアルデータのVideoに対応
したVideo Clockの周波数を制御する。その際の
クロツクレートはEM₁として設定する。

副走査方向の縮少（解像度をおとす）のため
に、１−１２の同期信号ゲート手段を用いる。今
まで述べた画像データ圧縮回路は、全て
HSYNC、Video Enableの同期信号によりなさ
れている。そのためレートに応じた所定のライン
のデータに対する上記同期信号をゲートして出力
しないようにしてしまえば、そのラインのデータ
は、処理されないことになるのでラインのまびき
が行われる。また、マルチバス１−１１にも、上
記ラインに対応したデータ読取り要求Reqが発せ
られないのでゲートしたラインのデータが読取ら
れてバスに伝送される心配もない。

このように、所望の解像度のデータを得るため
に、１−１２の同期信号ゲート回路は、以下のよ
うに構成される。すなわち、7497TTCのような
クロツクまびき手段で構成しそのクロツクに１ラ
インの同期信号であるHSYNCを入力してゲート
信号を生成し、それによつてHSYNC、Video
Enableの同期信号をまびくのである。解像度
（縮率）を決定するまびき率は、図示しないスイ
ツチ等の設定手段によりEM₂として設定される。
EM₁，EM₂を各々独立に設定することによりタ
テ、ヨコの画素密度、縮率を決定できる。

次に、圧縮したデータを復元する方法について
述べる。復元部は１−１１のマルチバスシステム
１−１１から提供されるデータを復元する。この
データは前述の圧縮手法によつて生成されたデー
タであるが、復元部と同一のマルチバスに接続さ
れた圧縮部からのものである必要はない。

まずマルチバスシステム１−１１は、１−３
０，１−３１のいずれかのRAMに、所定のデー
タ量のデータを書き込む。本実施例では
256Wordとしている。１−３０，１−３１の
RAMは、ダブルバツフアとして構成されてお
り、一方にデータを書き込む時は、他方よりデー
タを読み出すという動作をする。１−３２のデコ
ーダセレクト部は、RAMのデータ中からライン
毎の区間信号をみつけるべく、１−４１のリード
アドレスカウンタにクロツクを送出する。一ライ
ンの区間信号をみつけると、そこには次に続くデ
ータの形式（第５図）が書かれているので、それ
に対応した復元部を選択すべく、セレクタ１−４
４に信号を発する。尚復元動作を切換えるべく構
成することもできるプリンタ１−４５から同期信
号Ｇ−HSYNC（後述）に同期して、復元動作を
開始する。ここで圧縮データの復元回路は、圧縮
回路１−２，１−３に対応して、１−３３の圧縮
データ復元回路、１−３４のパラレルデータをシ
リアルデータに変換するパラレル→14ビツトシリ
アル変換部（以下Ｐ→Ｓ変換部と称す）があり、
この２つの回路は、同期信号Ｇ−HSYNCによつ
て常時動作している。各々の復元回路は、復元動
作に同期して次のデータを要求する信号（Data
Req）を発生するが、デコーダセレクト部１−３
２は、ライン区切り信号によつて指定された復元
回路からの要求信号のみをリードアドレスカウン
タ１−４１のクロツクとして送出する。このよう
にしてプリンタ１−４５にラインシリアルなビデ
オ信号が送出されるが、その様子を第４図に示
す。すなわち、プリンタ１−４５よりの同期信号
Ｄ−HSYNCに応じて内部にもつているクロツク
発生手段１−４２のクロツクを画像クロツクであ
るＤ−Video Clockにより、シリアル画像信号、
Ｄ−VideoとＤ−Video Enableを送出する。

デコーダセレクト部１−３２は、復元部からの
Dataリクエスト信号をリードアドレスカウンタ
１−４１に送つて次のデータを取り込むが、もし
それがライン区切り信号であつたら、そのデータ
は復元部にはわたさずに、次のライン同期信号Ｄ
−HYSNCを待ち、それによりデータセレクタ１
−４１を所定の状態にし、次のデータを復元部に
送る。

なお１−４１のカウンタは、ダブルバツフアの
一方からの読出しを終了した時（空の時）にカウ
ントup信号を１−３７のトグルフリツプフロツ
プに出力し、２つのRAMの書き込み、読出し動
作を切り換えるとともに、マルチバスシステム１
−１１に、次の256Wordのデータの要求をすべ
く、１−２７の割込み要求ロジツクにも、256番
地分のカウントup信号を出力する。

圧縮部で、１ラインのデータ量が最大で約
256Wordであるので、256Wordのダブルバツフ
ア１−３０，１−３１により、マルチバスシステ
ム１−１１に入力される割込み信号の周期は１−
４５のプリンタから１ラインの同期信号Ｄ−
HYSNCインターバルよりも確実に長くなるの
で、マルチバスシステムのスピードは、最低でも
１ラインの区間中に256Wordのデータを転送で
きるものであればよい。従つてバス速度が速いほ
どライン毎の空時間が増加し、バスを他の情報処
理や伝送に利用できる。

復元部における画素密度変換手段は、以下のよ
うになる。

主走査方向の画素密度の変換は、従来よく用い
られる。１−４２からの基本クロツクをまびいて
画像データをサンプルする手法を用いる。この場
合１−３３，１−３４による出力とリアルデータ
についてサンプル処理をする。密度変換データは
プリセツトスイツチ等によりDM₁として設定さ
れる。副走査方向の画素密度の変換には以下の手
段を用いる。転送されてくるデータよりも高い解
像度をもつたプリンタに画像を等倍で出力する場
合や、同じ解像度のプリンタに拡大して出力する
場合には、同一の復元ラインデータを複数回出力
する。そのために復元データセレクタ１−４４の
後に、ラインメモリ１−３５を用いている。この
RAMはプリンタからの同期信号Ｄ−HSYNC（ビ
ーム検知信号BD）に同期して動作するアドレス
カウンタ１−４３の出力によつて動作する。そし
て、１−４４のセレクタの出力を一旦ストアした
後に、読出すことが可能となる。同一ラインのデ
ータを複数回出力する時には、１−４４のセレク
タのデータ入力信号がRAM１−３５の出力信号
となるように、同期信号ゲート部１−３６により
セレクタ１−４４へのセレクト信号DSを継続出
力させる。これは又同一データを出力する時は復
元部１−３３からのデータは捨てられてしまうの
で、復元動作をしないように復元部に行く同期信
号Ｇ−HSYNCをとめるよう同期信号ゲート部１
−３６をゲートする。前述セレクタの１−４４へ
のセレクト信号DSもこのゲート動作に同期して
出力される。このゲート期間は拡大変換データ
DM₂に比例し、DM₂はプリセツトされる。DM₂
はDM₁と独立にプリセツトすることができ、タ
テヨコの拡大率を変えることができる。所定の解
像度（拡大率）を得るための同期信号ゲート部１
−３６の構成は前述の１−１２と同様のものであ
る。このゲート期間セレクトロジツク１−３２に
Ｇ−HSYNCが入力されないので、リードアドレ
スカウンタ１−４１へのクロツクを停止してい
る。従つてバツフアRAMの読出しをせず、デー
タ格納のまま待機する。よつてこの間マルチバス
１−１１は解放され、第１回の他の装置に利用さ
れる。ゲート期間が過ぎるとその後のＧ−
HSYNCによりセレクトロジツク１−３２は次の
ラインのデータのRAMからの読出しとデコード
を開始する。デコーダは１ワード毎の復号終了毎
にDATE REQを出力しクロツクをリードアドレ
スカウンタに出力してRAM読出しを行なう。
RAMからのデータが１ラインデータの終了であ
ることをセレクトロジツク１−３２で判定すると
デコーダ１−３３又はコンバータ１−３４への次
のラインデータの送りを阻止し、Ｇ−HSYNCが
発生する迄待機する。Ｇ−HSYNCによりRAM
１−３０を受けて読出す。RAM１−３０が空に
なる迄読出すとRAM１−３１の読出しに切換
え、RAM１−３０へのバスからの格納を開始す
る。それはバスからのライトアドレスデータによ
る。

また、マルチバスシステム１−１１から転送さ
れてくるデータの解像度よりも低い解像度のプリ
ンタに、等倍で出力したりとか、同じ解像度のプ
リンタでも縮小して出力する場合には、ラインの
まびきが必要とされる。これはデコーダセレクト
部１−３２においてなされる。すなわち、デコー
ダセレクト部にデータDM₂として設定された解
像度になるように、ライン区切り信号を読み飛ば
すことになる。例えば、解像度が半分のプリンタ
に出力する場合には、１ラインのデコードを終了
したところで、（これは次のライン区間信号がデ
コードセレクトロジツク１−３２に入力されたこ
とでわかる）次のラインを読み飛ばして、その次
のライン区切り信号がくるまで、リードアドレス
カウンター１４１にクロツクを発生することによ
り、１ライン間隔のデータを復元部１−３３に供
給できる。

本例において、画情報に応じた１−２，１−３
の変換部の切換えを行なつたが、画情報量に応じ
て圧縮方式の異なる第１、第２、圧縮変換の切換
（例えばMH変換とMR変換の切換）とすること
もできる。

又本例は圧縮時１ライン処理の伝送後マルチバ
スを解放するが、複数ライン毎に解放することも
可能で、それによりメインCPU等によるバスを
介した制御信号の煩雑なやりとりを少なくでき
る。本例では解放状態のマルチバスにインタラプ
ト要求信号を出して他機器間の低優先のバス利用
処理を中断させてデータ転送を実行するので、オ
リジナル像の読取りと略同時に連続的にマルチバ
スに送出し、フアイル装置等に格納することがで
きる。尚本例の一部は読取像全てを一度メモリに
格納する場合にも適用できる。

以上説明した様に、本発明によると、受信デー
タを画像記録用の画像データに復元する復元手段
と、復元手段により復元された画像データをライ
ン毎に記憶する記憶手段と、この記憶手段から読
出された画像データに基づいて画像をライン毎に
記録するとともにライン毎の同期信号を出力する
記録手段とを有し、復元手段による復元動作及び
記憶手段からの画像データの読出し動作を、記録
手段からのライン毎の同期信号に同期して実行す
る構成とし、更に、拡大指令に従つて間欠的に前
記同期信号を間引くことにより復元手段の復元動
作を間欠的に中断させる一方前記記憶手段への同
期信号を間引かずに前記記憶手段からの読み出し
動作をくり返し行わせて記録手段により拡大画像
を記録するので、画像データの受信側において、
受信した画像データに基づく画像を容易に拡大し
て記録することが可能となる。

【図面の簡単な説明】

第１図は本発明におけるシステムブロツク図、
第２図は本発明における画像処理回路図、第３，
４，６図は第２図の処理タイムチヤート図、第５
図は伝送データ説明図であり、１−１１はマルチ
バス、１はリーダ、２はプリンタである。

Claims

【特許請求の範囲】１受信データを画像記録用の画像データに復元
する復元手段と、前記復元手段により復元された画像データをラ
イン毎に記憶する記憶手段と、前記記憶手段から読出された画像データに基づ
いて画像をライン毎に記録するとともにライン毎
の同期信号を出力する記録手段とを有し、前記復元手段による復元動作及び前記記憶手段
からの画像データの読出し動作を夫々、前記記録
手段からのライン毎の同期信号に同期して実行す
る構成とし、更に、拡大指令に従つて間欠的に前
記復元手段への前記同期信号を間引くことにより
前記復元手段の復元動作を間欠的に中断させる一
方、前記記憶手段への前記同期信号を間引かずに
前記記憶手段からの読出し動作をくり返し行わせ
て前記記録手段により拡大画像を記録することを
特徴とする画像処理装置。