JPH0844875A - 符号化処理装置 - Google Patents

Abstract

(57)【要約】 【目的】 簡単な構成にて、実時間での符号化処理が要
求される読取り画像データの圧縮コード符号化を行な
う。 【構成】 バッファメモリ１―３にライン単位に格納さ
れた２値化画像データと、メモリ１―１２に蓄積された
画像データを、画像処理装置１―５にてパラレル／シリ
アル変換したデータとをマルチプレクサ１―４にて選択
的に出力する。符号化回路１―６は、このマルチプレク
サ１―４からの出力画像データを時分割的に圧縮コード
符号化処理する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、圧縮コードの符号化処
理を行なう符号化処理装置に関するものである。

【０００２】

【従来の技術】近年、Ｇ３ファクシミリ装置は急速に企
業内に浸透し、ビジネスに必須のＯＡ機器としての地位
を確立してきた。そして、現在では、その機能の拡充と
低価格化が進み、ハイエンドからローエンドまで充実し
たラインナップが開発されている。また、伝送速度も飛
躍的に向上し、２０ｋｂｐｓを越える機種も開発されて
いる。

【０００３】さらに、近年、従来のアナログ電話回線に
替わるディジタル通信網であるＩＳＤＮを利用したサー
ビスも開始され、ＩＳＤＮに直接、接続可能なＧ４ファ
クシミリも徐々に普及しつつある。このＧ４ファクシミ
リは、４００ｄｐｉの高解像度・６４ｋｂｐｓの高速通
信性が大きな特徴となっている。

【０００４】また、原稿の読み取り速度に対するユーザ
の要望も高く、１分間に３０枚（Ａ４サイズ・副走査方
向の解像度は３．８５ｍｍ／line）の読取りが可能な機
種も開発されている。従って、高速読取りと高速通信と
により、迅速なファクシミリ送信が実現でき、ユーザに
とっては非常に魅力的な機能となっている。

【０００５】一方、現在開発されているファクシミリ装
置の中には、マルチアクセス・デュアルアクセスといっ
たような、従来の機種にはない高度な機能が開発され、
ユーザに対して、より良い操作性が提供できるようにな
っている。このマルチアクセス機能というのは、ＩＳＤ
Ｎ回線等に接続するファクシミリにおいて、「受信中に
送信が可能である」、「送信中に送信が可能ある」とい
ったような機能を指す。また、デュアルアクセス機能と
は、「送信中あるいは受信中に送信予約が可能であ
る」、「メモリ送信中にコピーあるいは送信予約が可能
である」というような機能を指す。

【０００６】

【発明が解決しようとする課題】しかしながら、上記の
ような機能を有し、さらには、高速読取り・高速通信に
対応するファクシミリ装置においては、同時に複数のペ
ージに対して圧縮コード符号化を行なう必要があるだけ
でなく、それらの処理を高速に行なうことが要求され、
これが、装置構成の複雑化・制御の複雑化、さらには、
装置のコストアップを引き起こしている。

【０００７】さらに、ファクシミリにて使用する記録紙
の普通紙化も進み、プリンタとしてレーザプリンタを有
するレーザファクシミリや、ＢＪプリンタを持つＢＪフ
ァクシミリも数多く開発されているが、このレーザファ
クシミリのレーザプリンタを用いてＰＣ（パーソナルコ
ンピュータ）のファイルを印字したり、送信したりする
機能が要求されている。

【０００８】このＰＣ上で作成された文書データはペー
ジ記述言語と呼ばれているが、ページ記述言語処理装置
によりビットマップデータに変換された画像データを圧
縮コード符号化し、ファクシミリ送信する場合には、さ
らに、装置構成の複雑化・制御の複雑化、引いては装置
のコストアップを引き起すという問題がある。

【０００９】本発明は、上記の課題に鑑みてなされたも
ので、その目的とするところは、マルチアクセス・デュ
アルアクセスの機能や、高速通信・高速読取りに対応す
る符号化処理を、簡単な構成・制御にて高速に行ない、
かつ、それらを小容量のバッファメモリで実現できる符
号化処理装置を提供することである。

【００１０】また、本発明の他の目的は、ページ記述言
語をビットマップデータに変換した画像データの圧縮コ
ード符号化処理も簡単な構成により実現できる符号化処
理装置を提供することである。

【００１１】

【課題を解決するための手段】及び

【作用】上記の目的を達成するため、請求項１に記載の
発明は、画像読取り装置にて読み取られた画像データを
圧縮コード符号化する符号化処理装置において、前記画
像データを２値化する第１の画像処理手段と、前記２値
化された画像データをライン単位に格納するメモリ手段
と、所定のメモリに格納された画像データを読み取り、
シリアル画像データとして出力する第２の画像処理手段
と、前記メモリ手段及び前記第２の画像処理手段より出
力される画像データを選択的に出力する第１の出力手段
と、前記第１の出力手段から選択的に出力された画像デ
ータのそれぞれに対応して圧縮コードの符号化処理を行
なう符号化手段とを備える。

【００１２】また、請求項２に記載の発明は、さらに、
前記第２の画像処理手段からの画像データをライン単位
に前記メモリ手段に格納する手段と、前記メモリ手段に
格納された前記第２の画像処理手段からの画像データと
前記２値化された画像データとをライン単位に選択して
読み出す手段とを備え、前記符号化手段は、前記選択し
て読み出された画像データそれぞれに対応して符号化処
理を行なう。

【００１３】以上の構成において、簡単な構成にて、実
時間での符号化処理が要求される読取り画像データの圧
縮コード符号化を行なうよう機能する。

【００１４】請求項３に記載の発明は、さらに、ページ
記述言語を画像データに変換するページ記述言語処理手
段と、前記２値化された画像データと前記ページ記述言
語処理手段にて変換された画像データを選択的に出力す
る第２の出力手段とを備え、前記第１の出力手段は、前
記第２の出力手段及び前記第２の画像処理手段より出力
される画像データを選択的に出力し、前記符号化手段
は、該出力された画像データそれぞれに対して前記符号
化処理を行なう。

【００１５】このような構成をとることで、ページ記述
言語をビットマップデータに変換した画像データの圧縮
コード符号化処理も簡単な構成により実現するよう機能
する。

【００１６】

【実施例】以下、添付図面を参照して、本発明に係る好
適な実施例を詳細に説明する。 ［第１実施例］図１は、本発明の第１の実施例に係る符
号化処理装置全体の構成を示すブロック図である。同図
において、符号１−１は画像読取り装置であり、例え
ば、光学系ＣＣＤ等により構成されたコンタクトセンサ
（不図示）で構成され、光学的に読取られたデータを光
電変換して出力する。１−２は画像２値化装置であり、
不図示のＡ／Ｄ変換回路・画像処理回路等により構成さ
れて、画像２値化装置１―２で光電変換されたデータに
対して、ＡＤ変換・画像補正・２値化処理等の画像処理
を行ない、２値化された画像データを出力する。

【００１７】符号１−３はバッファメモリであり、例え
ば、ＳＲＡＭ等の半導体メモリやＦＩＦＯ等で構成さ
れ、入力される２値画像データをライン単位に蓄積し、
蓄積した画像データをライン単位に出力する。１−４は
マルチプレクサであり、例えば、ＡＮＤゲート・ＯＲゲ
ート等により構成され、バッファメモリ１−３とＰ／Ｓ
変換装置として機能する画像処理装置１−５から出力さ
れる画像データを選択し出力する。

【００１８】画像処理装置１−５は、本実施例では、メ
モリより画像データを読み取るＰ／Ｓ変換装置として機
能する。なお、この画像処理装置は、圧縮コード復号化
装置であっても画像拡大・縮小装置であってもよい。

【００１９】Ｐ／Ｓ変換装置としての画像処理装置１−
５は、例えばフリップフロップ等により構成され、メモ
リ１−１２に蓄積された画像データを、メモリＩ／Ｆ回
路１−１１を介して読み出し、多ビット構成のパラレル
データをシリアルデータに変換して出力する。

【００２０】符号１−６は符号化回路であり、マルチプ
レクサ１−４を介して入力される画像データを圧縮コー
ドに符号化する。この符号化回路１−６は、例えば、特
開昭６２−３１２５９号公報に示される圧縮コード符号
化装置のリファレンスラインの仮想変化点検出回路とコ
ーディングライン変化点検出回路からパッキング回路に
至る部分に相当する。

【００２１】上記の符号化回路１−６により生成される
圧縮コードデータは、例えば、ＩＴＵ（旧ＣＣＩＴＴ）
勧告のＭＭＲ・ＭＲ・ＭＨ符号ではコード長が不定であ
る。つまり、１ビット構成のものもあれば、１６ビット
のものもある。そこで、符号化された圧縮コードデータ
は、パッキング回路１，２（参照符号１−７，１−８）
に送出され、そこで、バイトの正数倍単位にパッキング
され、メモリＩ／Ｆ回路１−１１を介してメモリ１−１
２に蓄積される。

【００２２】符号１−９，１−１０はパラメータ格納回
路であり、符号化回路１−６に必要なパラメータを格納
する。このパラメータとしては、例えば、符号化する１
ラインのビット数や符号化方法等がある。これら、パッ
キング回路１−７，１−８、パラメータ格納回路１−
９，１−１０、そして、マルチプレクサ１―４は連動し
て使用されるように制御され、ライン単位に切換えて使
用される。

【００２３】メモリＩ／Ｆ回路１−１１は、例えば、不
図示のＤＭＡコントローラ・タイミング制御部等からな
り、接続する各種装置より送出されるメモリアクセス要
求に応じて、その各種装置から送出されるデータをメモ
リに書き込んだり、メモリよりデータを読み出して各種
装置に送出したりする。また、メモリ１−１２は、ダイ
ナミックＲＡＭ等よりなるメモリ回路であり、不図示の
メモリ制御回路による制御に従ってデータの蓄積を行な
う。

【００２４】次に、本実施例に係るバッファメモリ１−
３の動作概要を説明する。

【００２５】図２は、バッファメモリ１−３の構成を詳
細に示すブロック図である。同図において、符号２−
１，２−２，２−３は、それぞれバッファ回路ａ，ｂ，
ｃであり、例えば、ＳＲＡＭやＦＩＦＯ等により構成さ
れる。これらのバッファａ，ｂ，ｃには、２値化された
画像データがライン単位に順番に蓄積される。

【００２６】また、符号２−４はバッファ制御部であ
り、バッファａ，ｂ，ｃのアドレス制御・画像入出力制
御を行なう。そして、２−５はマルチプレクサであり、
バッファａ，ｂ，ｃの出力を選択出力する。

【００２７】図３は、バッファメモリ１−３にデータが
ライン単位に蓄積され、読み出される様子を示す図であ
る。具体的には、書込み動作として、まず、第１ライン
のデータがバッファａに蓄積され、続いて、第２ライン
のデータがバッファｂに、第３ラインのデータがバッフ
ァｃに蓄積され、以降、この動作が繰り返されて、デー
タの書込みが行なわれる。

【００２８】また、バッファメモリ１−３のリード動作
としては、第２ラインのデータがバッファｂに書込まれ
ると同時に、バッファａより読み出される。そして、第
３ラインのデータがバッファｃに書込まれると同時にバ
ッファｂより読み出され、次に、第４ラインのデータが
バッファａに書込まれると同時にバッファｃより読み出
される。以後、この手順が繰り返されてデータの読み出
しが継続される。

【００２９】次に、図４に示すタイムチャートを参照し
て、符号化回路１−６において、入力される画像データ
が圧縮コード符号化される様子を説明する。

【００３０】図４は、図１に示す画像２値化装置１−２
より出力される画像データ「ＶＩＤ」と画像同期信号
「ＶＥ」とから、符号化処理をライン単位に切り換えて
処理する様子を示したものである。ここでは、信号ＶＥ
が論理ＨＩＧＨレベルにある状態で画像データが有効で
ある。

【００３１】この画像同期信号ＶＥのパルス後縁より、
画像２値化装置１−２より出力される画像データＶＩＤ
に対して圧縮コード符号化処理が実行されており、この
とき、ＥＮＣ１信号が論理ＨＩＧＨレベルにある。この
場合、マルチプレクサ１−４での選択出力はバッファメ
モリ１−３の出力を、また、パラメータ格納回路に関し
てはパラメータ格納回路１（１−９）からの出力を、そ
して、パッキング回路については、パッキング回路１
（１−７）をそれぞれ選択して使用される。

【００３２】また、ＥＮＣ２信号が論理ＨＩＧＨレベル
にある状態は、Ｐ／Ｓ変換装置である画像処理装置１−
５に対して圧縮コード符号化処理が実行されていること
を示す。この場合、マルチプレクサ１−４での選択出力
は、画像処理装置１−５の出力を、パラメータ格納回路
についてはパラメータ格納回路２（１−１０）の出力
を、そして、パッキング回路に関しては、パッキング回
路２（１−８）をそれぞれ選択して使用される。

【００３３】図１に示す符号化回路１−６では、入力さ
れる画像データの入力速度より、少なくとも倍以上の速
度で圧縮コード符号化処理が実行されるため、画像同期
信号ＶＥの入力間隔のほぼ半分の時間で、それぞれの圧
縮コード符号化処理を終える。これは、例えば、特開昭
６２−３１２５９号公報に示される圧縮コード符号化装
置の動作周波数を画像入力周波数の倍以上にすれば実現
可能である。

【００３４】次に、上記のＥＮＣ１信号・ＥＮＣ２信号
の生成について説明する。

【００３５】図５は、マルチプレクサ１−４内、また
は、符号化回路１−６内に含まれる符号化処理選択回路
の一例を示すブロック図である。また、図６は、この符
号化処理選択回路における動作タイミングチャートであ
る。

【００３６】図５に示すＤフリップフロップ５−１とＡ
ＮＤゲート５−２により、図６に示すようにＶＥ信号の
後縁１パルスを抜き出し、それをＪＫフリップフロップ
５−３のＪ端子に入力する。この信号がバッファメモリ
１−３に蓄積される画像データを圧縮コード符号化する
際の要求信号となる。

【００３７】一方、ＲＱ信号は、画像処理装置１−５の
圧縮コード符号化要求信号である。図６のタイミングチ
ャートでは、これら双方の要求信号が、同時にＯＮ（論
理ＨＩＧＨ）になった場合を示している。

【００３８】この場合は、ゲート回路５−８により、圧
縮コード符号化要求信号に対して、バッファメモリ１−
３に蓄積される画像データの符号化処理を優先して行な
う。また、ゲート回路５−４の信号がＯＮとなり、その
信号がＪＫフリップフロップ５−５のＪ端子に入力され
て、ＪＫフリップフロップ５−５、すなわち、ＥＮＣ１
信号がＯＮとなる。

【００３９】ＥＮＣ１信号がＯＮになると、Ｄフリップ
５−６とＡＮＤゲート５−７により、ＥＮＣ１信号の前
縁１パルスが抜き出され、このパルスにて、ＪＫフリッ
プフロップ５−３がＯＦＦ、すなわち、バッファメモリ
１−３に蓄積された画像データを圧縮コード符号化する
要求信号をＯＦＦにする。

【００４０】上記のＥＮＣ１処理が終了すると、符号化
処理装置１−６より１ライン符号化処理終了信号である
ＥＮＤ＊信号が出力され、ＪＫフリップフロップ５−５
がＯＦＦ、すなわち、ＥＮＣ１信号がＯＦＦとなる。こ
れにより、図６のタイミングチャートにも示すように、
ゲート信号５−８がＯＮとなり、ＪＫフリップフロップ
５−９がＯＮ、すなわち、ＥＮＣ２信号がＯＮとなる。

【００４１】同様に、画像処理装置１−５に蓄積される
画像データに対する圧縮コード符号化処理１ラインが終
了すると、ＥＮＤ＊信号が符号化回路１−６より出力さ
れ、ＥＮＣ２がＯＦＦとなる。

【００４２】以後、ＥＮＣ１・ＥＮＣ２が上記と同様、
繰り返し処理される。

【００４３】以上説明したように、本実施例によれば、
バッファメモリにライン単位に格納された２値化画像デ
ータと、メモリに蓄積された画像データをパラレル／シ
リアル変換したデータとを選択的に出力して得られた画
像データを時分割的に圧縮コード符号化処理すること
で、簡単な構成にて、実時間での符号化処理が要求され
る読取り画像の符号化が可能となる。 ［第２実施例］以下、本発明の第２の実施例について説
明する。

【００４４】図７は、第２の実施例に係る符号化処理装
置の構成を示すブロック図である。なお、同図に示す装
置において、図１に示す、上記第１の実施例に係る符号
化処理装置と同一構成要素には同一符号を付して、ここ
では、それらの説明を省略する。

【００４５】すなわち、図７に示すように、第２実施例
に係る装置は、第１実施例に係る装置に対して、バッフ
ァメモリ７―１に、画像２値化装置１−２のみならず、
画像処理装置１−５からの出力画像データをも蓄積する
点が異なっている。

【００４６】図８は、本実施例に係るバッファメモリ７
−１の詳細構成を示すブロック図である。同図におい
て、Ｓ／Ｐ変換１（８−１），Ｓ／Ｐ変換２（８−２）
は、例えば、シフトレジスタ等により構成され、それぞ
れ、画像２値化装置１−２と画像処理装置１−５より出
力される画像データをＳ／Ｐ変換し、変換後のデータを
メモリ回路８−３に蓄積する。

【００４７】このメモリ回路８−３は、例えば、ＳＲＡ
Ｍ等により構成され、アドレス指定によりデータを書い
込んだり、読み込んだりする。そして、メモリ回路８−
３より読み出されたデータは、シフトレジスタ等により
構成されるＰ／Ｓ変換８−４によりシリアルデータに変
換され、図１の符号化回路１−６に出力される。

【００４８】上記の動作において、メモリのアドレスの
設定やアクセスタイミング制御は、アクセス制御部８−
５によって行なわれ、このアクセス制御部８−５は、不
図示のアドレスカウンタや順序回路により構成される。

【００４９】このようなバッファメモリ７―１を用い
て、画像２値化装置１−２や画像処理装置１−５より出
力される画像データは、ライン単位にそれぞれのエリア
に格納される。メモリ上では、アドレス管理により複数
ライン分のエリアを使用して順番にデータが書き込まれ
る。そして、符号化回路１−６には、１ライン分のデー
タが書き込まれる度に１ライン単位にデータが送出さ
れ、それぞれに対応した符号化処理が実行される。 ［第３実施例］次に、本発明の第３の実施例について説
明する。

【００５０】図９は、第３の実施例に係る符号化処理装
置の構成を示すブロック図である。なお、同図に示す装
置において、図１に示す、上記第１の実施例に係る符号
化処理装置と同一構成要素には同一符号を付して、ここ
では、それらの説明を省略する。

【００５１】図９に示す装置では、図１に示す装置と比
較して、ページ記述言語（ＰＤＬ）処理装置９−１とマ
ルチプレクサ９−２とが追加されている。

【００５２】このＰＤＬ処理装置９−１は、例えば、ペ
ージ記述言語対応のＬＢＰプリンタに内蔵されるＰＤＬ
処理装置であり、ＲＩＳＣチップ，ＤＲＡＭ，セントロ
ニクスインターフェース（単にセントロという場合もあ
る）等により構成される。ここでは、ＰＤＬ処理装置９
−１は、このセントロを介して、パーソナルコンピュー
タよりページ記述言語により構成された文書データを受
信し、受信したデータをビットマップデータに変換して
出力する。

【００５３】このＰＤＬ処理装置９−１は、図示しない
制御装置との間でデータのやり取りを行ない、マルチプ
レクサ９−２が、画像２値化装置１−２とＰＤＬ処理装
置９−１の出力を選択する。なお、マルチプレクサ９−
２は、例えば、ＡＮＤゲート、ＯＲゲート等により構成
される。

【００５４】図１０は、本実施例に係る装置での制御手
順を示すフローチャートである。同図に示すように、Ｐ
ＤＬ処理装置９−１からＰＤＬデータの送信要求が送出
されると（ステップＳ１０−１でＹＥＳ）、画像データ
を読み取り中であるかどうかを検知する（ステップＳ１
０−２）。

【００５５】画像データを読み取り中でなければ、マル
チプレクサ９−２を制御して、ＰＤＬ処理装置９−１が
出力する画像データの画像符号化処理を開始する（ステ
ップＳ１０−３）。なお、ここでの符号化処理は、上記
の実施例と同じであるため、その説明を省略する。そし
て、画像データの符号化処理を終了すると（ステップＳ
１０−４でＹＥＳ）、本処理を終了する。

【００５６】以上説明したように、本実施例によれば、
上記第１実施例に係る装置に対して、読み取った画像デ
ータを２値化する回路と、ページ記述言語を画像データ
に変換する装置からの出力を選択的に出力するマルチプ
レクサを追加することで、ページ記述言語処理装置より
出力される画像データに対しても圧縮コード符号化が可
能となる。

【００５７】なお、本発明は、複数の機器から構成され
るシステムに適用しても、１つの機器から成る装置に適
用しても良い。また、本発明はシステムあるいは装置に
プログラムを供給することによって達成される場合にも
適用できることは言うまでもない。

【００５８】

【発明の効果】以上説明したように、本発明によれば、
簡単な構成にて、実時間での符号化処理が要求される読
取り画像データの圧縮コード符号化処理を行なうことが
できる。

【００５９】また、他の発明によれば、ページ記述言語
をビットマップデータに変換した画像データの圧縮コー
ド符号化処理も簡単な構成により実現できる。

【００６０】

【図面の簡単な説明】

【図１】本発明の第１の実施例に係る符号化処理装置の
構成を示すブロック図である。

【図２】バッファメモリ１−３の構成を詳細に示すブロ
ック図である。

【図３】バッファメモリ１−３にデータがライン単位に
蓄積され、読み出される様子を示す図である。

【図４】符号化回路１−６における画像データの圧縮コ
ード符号化を示すタイムチャートである。

【図５】符号化処理選択回路の一例を示すブロック図で
ある。

【図６】符号化処理選択回路における動作タイミングチ
ャートである。

【図７】第２の実施例に係る符号化処理装置の構成を示
すブロック図である。

【図８】第２実施例に係るバッファメモリ７−１の詳細
構成を示すブロック図である。

【図９】第３の実施例に係る符号化処理装置の構成を示
すブロック図である。

【図１０】第３実施例に係る装置での制御手順を示すフ
ローチャートである。

【符号の説明】

１−２ 画像２値化装置 １−３ バッファメモリ １−４，９−２ マルチプレクサ １−５ 画像処理装置 １−６ 符号化回路 ９−１ ＰＤＬ処理装置

Claims (8)

【特許請求の範囲】
1. 【請求項１】 画像読取り装置にて読み取られた画像デ
   ータを圧縮コード符号化する符号化処理装置において、 前記画像データを２値化する第１の画像処理手段と、 前記２値化された画像データをライン単位に格納するメ
   モリ手段と、 所定のメモリに格納された画像データを読み取り、シリ
   アル画像データとして出力する第２の画像処理手段と、 前記メモリ手段及び前記第２の画像処理手段より出力さ
   れる画像データを選択的に出力する第１の出力手段と、 前記第１の出力手段から選択的に出力された画像データ
   のそれぞれに対応して圧縮コードの符号化処理を行なう
   符号化手段とを備えることを特徴とする符号化処理装
   置。
2. 【請求項２】 さらに、前記第２の画像処理手段からの
   画像データをライン単位に前記メモリ手段に格納する手
   段と、 前記メモリ手段に格納された前記第２の画像処理手段か
   らの画像データと前記２値化された画像データとをライ
   ン単位に選択して読み出す手段とを備え、 前記符号化手段は、前記選択して読み出された画像デー
   タそれぞれに対応して符号化処理を行なうことを特徴と
   する請求項１に記載の符号化処理装置。
3. 【請求項３】 さらに、ページ記述言語を画像データに
   変換するページ記述言語処理手段と、 前記２値化された画像データと前記ページ記述言語処理
   手段にて変換された画像データを選択的に出力する第２
   の出力手段とを備え、 前記第１の出力手段は、前記第２の出力手段及び前記第
   ２の画像処理手段より出力される画像データを選択的に
   出力し、前記符号化手段は、該出力された画像データそ
   れぞれに対して前記符号化処理を行なうことを特徴とす
   る請求項１に記載の符号化処理装置。
4. 【請求項４】 さらに、前記符号化処理のためのパラメ
   ータを格納するパラメータ格納手段と、 前記符号化処理された画像データを所定単位にパッキン
   グするパッキング手段とを備え、 前記パラメータ格納手段と前記パッキング手段は少なく
   とも２組あり、前記符号化手段は、ライン単位に該２組
   のパラメータ格納手段とパッキング手段を切り替えて、
   画像データを時分割にて符号化処理を行なうことを特徴
   とする請求項１乃至請求項３のいずれかに記載の符号化
   処理装置。
5. 【請求項５】 前記符号化手段に対して選択的に出力さ
   れた画像データの双方に、同時に符号化処理の要求が発
   生した場合、前記２値化された画像データの符号化処理
   を優先的に行なうことを特徴とする請求項１乃至請求項
   ３のいずれかに記載の符号化処理装置。
6. 【請求項６】 前記第２の画像処理手段は圧縮コード復
   号化装置であることを特徴とする請求項１乃至請求項３
   のいずれかに記載の符号化処理装置。
7. 【請求項７】 前記第２の画像処理手段は画像データ読
   み出し装置であることを特徴とする請求項１乃至請求項
   ３のいずれかに記載の符号化処理装置。
8. 【請求項８】 前記第２の画像処理手段は画像拡大・縮
   小装置であることを特徴とする請求項１乃至請求項３の
   いずれかに記載の符号化処理装置。