JPS60100872A - 画像処理装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は画像ファイルやファクシミリ装置等の電気的に
画像情報を取扱う装置に関するものであり、特に画像情
報を圧縮した形態、例えばモディファイド・ハフマン（
Ｍ、Ｈ）符号によりランレングス符号化されて記憶ない
し伝送される画像情報を取扱う際に有効な画像処理装置
に関するものである。

例えば原稿画像を光電的に読取って電気的な画像信号を
形成し、これをプリンタやファイルに伝達したり、或い
は伝送線を介して遠隔地のプリンタ装置へ伝送したりす
ることが提案されている。この様に、複数の装置間で画
像信号の授受を行なう場合には、送り側と受け側の同期
を良好とする必要がある。また、装置間にプロセス速度
の違いがある場合には単に同期合せだけでは良好な画像
信号の授受はなされない。

そこで、送信側と受信側、例えばリーダとプリンタの少
なくとも一方にバッファメモリを設け、伝送される画像
信号を一担バツファメモリに格納して伝送することによ
り、伝送に係わる速度やタイミング合せを行なうことが
考えられる。

このようなバッファメモリは同期合せ等を良好とするた
めにある程度の余裕をもった記憶容量を必要とする。し
かし、メモリの容量アップはコストアップにもつながり
、その容量アップには限界があった。

また、画像データを圧縮処理して取扱う場合、圧縮後の
データ量には著しい違いがあり、同一メモ’）ＩＩＣ記
憶されるページ数は場合に応じて異なり、これに全て対
処することは難しかった。

本発明は以上の点に鑑みてなされたもので、画像データ
を良好に且っ効率良く取り扱うことのできる画像処理装
置を提供することを目的とする。

また、本発明の他の目的は画像データの授受に用いられ
るメモリを有効に使用することのできる画像処理装置を
提供することである。

更に本発明の他の目的は圧縮処理された画像データに対
して有効な画像処理装置を提供することである。

また、本発明の他の目的は高速な画像処理に充分対応可
能な画像処理装置を提供することである。

また、本発明の更なる目的はモディファイド・ハフマン
符号化による圧縮データの処理に適した画像処理装置を
提供するものである６本発明の以上の目的そしてそれ以
外の目的、及び効果は以下の説明より明らかＫなるであ
ろう。以下、図面を用りて本発明を更に詳細に説明する
。

第１図は原稿画像読取装置の一実施例の構成を示すもの
である。原稿１ｏは不図示の照明装置によって照射され
、原稿１０からの反射光はレンズ１１によってＣＣＤか
らなるイメージセンサ１２に結像される。イメージセン
サ１２は原稿の巾方向に複数の光電変換素子が並べられ
たもので、入力光量に応じた電気信号を１ライン毎にシ
リアルに出力する。イメージセンサ１２と原稿１０とは
、イメージセンサ１２の走査方向とほぼ垂直方向に不図
示の駆動機構により所定速度で連続的に相対移動がなさ
れる。これにより、原稿１２の全面がイメージセンサ１
２により光電的に読取られ、原稿１２の画像の濃淡に応
じた電気信号が形成されることになる。

イメージセンサ１２の出力はアンプ１３で増巾された後
、Ａ／Ｄ変換器１４において白及び黒レベルを示す２鎖
部号の画像データに適当なサンプリング同期に従って変
換される。Ａ／Ｄ、変換器１４からの２鎖部号はデータ
圧縮回路２０に入力される。データ圧縮回路２０では、
ランレングスカウンタ２１によって入力２値信号の白及
び黒夫々の連続個数をカウントする。このカウント値と
白黒状態を示す信号を入力とするＭ、Ｈエンコーダ２２
は周知の変換チーデルに従って、Ｍ、Ｉ（コード２５及
びＭ、Ｈコードのコード長を示すデータ２４をバッキン
グ回路２３に出力する。バッキング回路２３はコード長
データ２４を用いて、入力するコード長が不統一なＭ−
Ｈコード２５０つなぎ合わせ処理を行なって、所定有効
コード長（例えば８ビツト）のデータを形成し、順次出
力する。データ圧縮回路２０から順次出力されるデータ
はバッファメモリとして機能するメモリボード１５にお
いて、シリアルな連続信号として出力される。メモリボ
ード１５は６４にバイトのメモリチップを５１２個有し
、３２Ｍバイトの容量をもつ。この出力信号は例えば光
ディスク等のファイル装置に記憶されたり電話回線によ
り遠隔地の受信部に伝送されたりする。従って小容量の
ディスクにデータの高速ファイル或いは伝送時間の短縮
等が可能となる。

第１図中、１００はメモリボード１５におけるデータの
書込み、読出しなコン）ｏ−ルするためのメモリのアド
レス制御回路であり、そのアドレスデータは几ＡＭ１０
２に格納される。

そのアドレスデータは後述の如く各種あり、ＣＰＵ１０
４によりｌ１０１０１を介してアドレス制御回路１００
の記憶制御、設定制御される。、キャラクタジェネレー
タＣＧＲＯＭＩ　Ｏ６はキャラクタをソフト的に発生さ
せるためのメモリで、日付、時刻データを画像データに
合成するためのもので、その出力はｌ１０１０５を介し
て第２図の几・Ｌカウンタ２１に入力される。つまり、
キャラクタもＭ　、　Ｈ，符号化されて合成されるので
ある。ＣＰＵ１０４は以上の処理の中心的制御を行なう
ものでマイクロコンピュータからなり、日付、時刻表示
用の時計機能を有する。また、１０３はメモリＲＯＭで
あり、ＣＰＵ１０４の制御プログラム等を格納している
。

ｌ１０１０１，１０５、ＲＡＭ１０２、几０Ｍ１０３、
ＣＰＵＩ　０４、ＣＧＲＯＭｌ　０６はパスライン１０
７に接続されている。

第２図は第１図示のデータ圧縮回路２０の詳細な一構成
例を示す回路図である。本回路例は前述の如くシリアル
な原画像データをモディファイドハフマン（Ｍ、Ｈ）コ
ードに変換し、更に、これら変換されたピッＦ長（コー
ド長）がまちまちのＭ−Ｈコードデータをバッキングし
て所定有効長、即ち１バイト巾の並列データに直し電子
ファイル等に出力するものである。

原稿読取によって得たシリアルな原画像の濃淡を示す２
値のデジタルデータＶＩＤＥＯはＢ・Ｌ（テンレングス
）カウンタ２１に入力し、白及び黒の連続数、即ちラン
レングス長が割り出される。また、同時にランレングス
のカラン（中の入力信号が白レベルのものか黒レベルの
ものかが判断される。割り出されたランレングス長デー
タ孔り及び白、熱状態を示す信号Ｔ８はＭ−Ｈ（モディ
ファイド・ハフマン）符号変換チーデルを格納するＲＯ
ＭメモリからなるＭ−■エンコーダ２２のアドレスライ
ンに入力される。

Ｍ、Ｈエンコーダ２２は、データＲＬ及び信号Ｔ８を最
大１３ビツトのＭ、Ｈコードに変換するとともにその有
効コード長を示す４ビット信号を夫々パラレルに発生す
る。（例えばＭ、Ｈコードが００１１であればＭ、Ｈ符
号変換チーデルの出力はＭ、ＨコードＭＣとして００１
１ｘｘｘｘｘｘｘｘｘ　（ｘは任意）、コード長ＬＣと
して４（０１００）と云う具合である。）上記発生され
たＭ、ＨコードＭＣ及び有効コード長ＬＣはバッキング
回路２３にパラレルに入力され、まず一旦、ＦＩＦＯ（
ファーストイン・ファーストアウトバッファメモリ）３
１に格納される。

尚、上述した几・Ｌカウンタ２１、Ｍ、Ｈエンコーダ２
２及びＦＩＦＯ３１の一連の動作は原画像データＶＩＤ
ＦｆＯの転送速度（クロックφ）に合せてリアルタイム
、例えば、一定速度の読取動作と同時に行なわれる。

次に、ＦＩＦＯ３１よりＭ−ＨコードＭＣ及び有効コー
ド長Ｔ、　Ｃが読み出され、Ｍ、Ｈコードのつなぎ合せ
、即ちピットノ・ンドリングが行なわれる。ここにおい
て、ＦＩＦＯ３１からの読出し及びピットノＸンドリン
グの動作速度はＭ・Ｈ変換によるデータの膨張等を考慮
して原画像データＶＩＤＢＯの転送速度の２倍以上、本
実施例では２倍の２φである。また、あまり高速にする
とデータ供給に対して処理の休み時間が発生するので、
それ程必要としない。

ＦＩＦＯ３１より取り出された最大１３ビツトのパラレ
ルなＭ・ト■コードＭＣは１３ビツトのレジスタ１１３
２から８ビツトのレジスタＣ３３に順次移動されてゆき
、最終的に８ビット即ち、１バイトにバッキングされる
。しかしながら、Ｍ、ＨコードＭＣはそのランレングス
によりまちまちのコード長であるので、これにビットつ
なぎ合せの処理を施す必要がある。これをマルチプレク
サＰ（ＭＰＸＰ）３４とマルチプレクサＱ　（Ｍ　Ｐ　
Ｘ　Ｑ　）　３５の２つの１／８マルチプレクサを用い
て行なう。尚、図中、マルチプレクサＰ３４の入力部の
ｘ印は未使用状態を示す。

マルチプレクサＱ３５は既にレジスタ０３３に格納され
たＭ・■【コードＭＣの下位にルジスタＢ３２に格納さ
れている後続のＭ、ＨコードＭＣをつめ込む役目を果す
。

また、マルチプレクサＰ３４はレジスタＢ３２からレジ
スタＣ３３に取り込まれたビット数分、レジスタＢ３２
のビットを上位方向にシフトし、再びレジスタＣ３２１
Ｃ格納する役目を果す。

有効コード長ＬＣはマルチプレクサ４ｏを介して、カウ
ントレジスタＸ３６に取込まれる。

そして更に加算回路３７とカウントレジスタＹ３８によ
り累積加算される。この加算結果によって、レジスタＣ
３３に最終的にいくつのビット分のデータがつめ込まれ
ているかが判断される。

マルチプレクサＱ３５はカウントレジスタＹ３８の内容
を示す信号８ＬＣにより、レジスタＢ３２のデータビッ
トをレジスタ０３３のいくつ下位のビットから格納する
かが指示される。

尚、レジスタＣ３３は有限のビット数（本回路例では８
ビツト）のものである為、レジスタＢ３２に格納されて
いるデータビットを全てレジスタＣ３３に取り込みきれ
ない場合、即ち、オーバ７四−が生じる。この場合、レ
ジスタＣ３３に取り込まれなかった残りのデータビット
はレジスタＢ３２にとどまる事になる。このとき、この
残余ビット数はカウントレジスタＸ３６Ｏ値と減算回路
４１との値を入力とする減算回路３９で計算され、加算
回路３７からのキャリアウド又はＭＳＢによって出力さ
れるオーバ７シー信号ＯＦ？Ｃよって選択動作するマル
チプレクサ４０を通して、カウントレジスタＸ３６４Ｃ
再セツトされる。これにより、新規ＫＦＩＦＯ３１から
レジスタＢ３２にデータビットがセットされた場合と同
じ状態となる。

又、このときにレジスタＢ３２の残余データビットはレ
ジスタ０３３に取り込まれたビット分、レジスタＢ３２
の上位方向につめる必要がある。そこで、何ビットのデ
ータがレジスタＣ３３に取り込まれたかを有効ビット数
（８ビツト）とカウントレジスタＹ３８の値とを入力と
する減算回路４１にて計算する。そして、この減算結果
をマルチプレクサＰ３４の選択信号８ＬＢとして出力し
、オーバ７ｏ−信号ＯＦにてｅｎａｂｌｅされているマ
ルチプレクサＰ３４を動作して上位方向へのレジスタＢ
３２における残余ビットのシフト動作を行なう。

マルチプレクサＰ３４はこのレジスタＣ３３のオーバフ
田一時を除いては動作しない。従って、レジスタＣ３３
のオーバ７ｏ−がない間コードデータＭＣ紘ＦＩＦＯ３
１→レジスタＢ３２→（マルチプレクサＱ３５によるシ
フト）→レジスタＣ３３と移動されるのみである。

ところでレジスタ０３３０オーバ７０一時、ＰＩＦＯ３
１からのコードデータ読出し動作はオーバ７四−信号Ｏ
Ｆの反転信号ＯＦにて停止される。しかしながら、つな
ぎ合せ動作は継続する。即ち、レジスタＢ３２の残余ビ
ットをマルチプレクサＰ３４を使用して上位方向へつめ
る動作と併行してレジスタＣ３３の下位へレジスタＢ３
２のビットの一部をつめ込む。（この場合、レジスタ０
３３には完全に１バイトめデータがパックし終える。）
尚、オーバ７ａ　−信号ＯＦによりカウントレジスタＹ
３８の累積加算値はクリアされる。これは、レジスタＣ
３３がオーバ７０−した後はレジスタＣ３３は空の状態
から新たな格納を開始するからである。

また、Ｆ　Ｉ　ｌｉ’　０３１よりバッファ１空２の信
号が出ることがある。このときはビットつなぎ合せの処
理が画像データの供給に追いついた場合であり、ビット
つなぎ合せ動作を一旦停止する。

第３図（ａ）にマルチプレクサＰ３４とレジスタＢ３２
．１３図（ｂｌにマルチプレクサＱ３５とレジスタＣ３
３の入出力関係を示す。また第４図にＦＩＦＯ３１、レ
ジスタＢ３２及びレジスタＣ３３の動作タイムチャート
を示す。

このように、ＦＩＦＯ３１に取り込まれたコードデータ
ＭＣに対し、レジスタＣ３３へのデータつめ込み動作と
、レジスタＢ３２におけるシフト動作を含むデータ取込
みとが順次行なわれることになる（シフト動作はレジス
タＢ３２に残余データが無い場合は行なわれない）。ま
た、几・Ｌカウンタ２１への原画像データＶＩＤＥＯの
格納速度φに対して、このつめ込み動作及びシフト動作
を２倍の速度２φとすることにより、原稿読取を間欠的
にすることなく、またＭ、Ｈ変換によるデータ膨張をも
考慮した高速なリアルタイム処理が可能となる。

以上説明した様に、Ｍ、Ｈエンコーダ２２７〉）ら次々
に出力されるコード長の不揃いなＭ　、　ＨスートをＦ
ＩＦＯ３１に入力し、その後のデータ処理においてはＭ
・Ｈコードを並列データとして取扱いビットつなぎ合せ
処理の時間短縮を達成せしめることができる。従って、
処理速度に合せて、画像読取動作を制限することなく、
入力する読取信号に対する圧縮処理がリアルタイムに実
行される。これにより、原稿読取を間欠的に行なう等の
必要がなく、高速且つ連続的に画像読取を行なうことが
できる。

尚、本実施例では１バイト単位にＭ−Ｈコードデータを
パフキング処理したが、これに限るものではなく、後続
する電子ファイル等の処理装置或いはデータ転送の規格
に応じて１ワ一ド単位としたり、数バイト単位とするこ
ともできる。また、この場合はそのバッキングｊｉＫ適
したマルチプレクサを用いることは当然であるが、マル
チプレクサＱ３５によるビットつめ込み処理及びマルチ
プレクサＰ３４によるシフト動作は同様の構成にて達成
できるものである。

また、データ処理速度線データ供給速度の２倍以上でも
良い。

また、バッキング処理すべきデータは画像読取データを
Ｍ、Ｈコード変換したものの他に１他の圧縮Ｍ理で圧縮
したデータや、半導体メモリ、磁気メモリ等から読出し
たデータを所定論理に従ってデータ変換したもの等、種
々のデータ出力装置から出力されるデータ長の不揃いな
データのバッキング処理に応用できることは言うまでも
ない。

第１図のメモリボード１５につき詳述する。

これは符号化されたデータを格納するメモリで通信回線
を使ってデータを伝送するときに有効である。これは前
述の様に３２Ｍバイトの容量を有し、原稿１枚のデータ
は約２Ｍバイトなので原稿約１６枚分のデータを格納で
きる。しかし、Ｍ、Ｈ符号化の特徴として原稿情報とじ
て文字がつまった様な複雑なものやディザ処理された中
間調画像であると圧縮しても２〜３枚程度しか格納でき
ないデータ列になることがある。

また単調原稿であると逆に２０枚以上格納できることも
ある。従ってメモリＦＣ原稿毎の格納領域を予じめ設定
したものでは不経済極まりない。

本実施例ではこの欠点を除去し、メモリを有効に利用で
きるようにしたものである。

第１図中、１００はメモリボード１５におけるデータの
書込み、読出しをするためのメモリのアドレス制御回路
であり、そのアドレスデータはＲＡＭ１０２に格納され
る。そのアドレスデータは後述の如く各種あり、ＣＰＵ
１０４によりｌ１０１０１を介してアドレス制御回路１
００の記憶制御、設定制御される。キャラクタジェネレ
ータＣＧＲＯＭＩ　０６はキャラクタをソフト的に発生
させるためのメモリで、日付、時刻データを画像データ
に合成するためのもので、その出力はｌ１０１０５を介
して几・Ｌカウンタ２１に入力される。つまり、キャラ
クタもＭ、Ｈ符号化されて合成されるのである。

ＣＰ　Ｕ　１０４　ｒ、１以上の処理の中心的制御を行
なうものでマイクロコンピュータからなり、日付、時刻
表示／ＩＪの時「１°様能を有する。

簡単に説明すると、アドレスコントローラ回路１００は
メモリ１５への格納制御をして１ページの原稿分の画像
データの記憶が終了するとその時のアドレスデータをス
トップアドレスとして几ＡＭ１０２に格納する。次に２
ページ目の原稿の画像データ格納のために、そのＲＡＭ
１０２に格納されているアドレスデータを書込みスター
トアドレスとしてコントローラ回路１００にセットして
おく。２ページ目の圧縮された画像データの到来ととも
にそのスタートアドレスから格納開始する。一方メモリ
に格納されている１ページ目の画像データは２ページ目
のｉｉ！Ｉｉ像データの格納動作中逐次伝送すべくメモ
リ１５から出力される。しかしながら、１ページ目の画
像データのメモリからの読出しが完了しない限り１ペー
ジ目の格納されているメモリ領域への新たなデータ格納
は禁止されている。

２ページ目の次は３ページ目の画像データを２ページ目
のストップアドレスをスタートアドレスとして同様にし
て格納する。もし３ページ目の画像データの格納の中途
でメモリが一杯になった場合、先の１ページ目の分が伝
送完了されている場合に限り先の１ページ目の画像デー
タの格納されていたメモリエリアに戻って格納を続行す
る。しかしながら、１ページ目の分がまだメモリに存在
している場合は、ａページ目の画像データのメモリへの
格納を禁止し、１ページ目の読出し完了を待機する。

以下詳述する。第１表は上記注意点で考慮した画面メモ
リとＣＰＵ間のコン）ｏ−ル信号である。

第５図は第１図示のアドレスコントローラ１００の構成
を示す回路図である。アドレスコントローラ１０Ｇは前
述の如く、メモリポート１５とｌ１０１０１との間に接
続され、Ｉｌｏ　１０１を介してＣＰＵＩ　０４とデー
タの授受を行ない、これに基づいてメモリボード１５に
おける画作データの書込み及び読出しのためのアドレス
制御を行なう。

５０〜５３はＣＰ’Ｕ　１４からの８ビツトのパラレル
データをラッチするラッチ回路であり、５０はターンア
ラウンドアドレスを、５１はアラーム発生アドレスを、
５２はインヒビットエリアトップアドレスを、５３はメ
モリエンドアドレスを夫々ラッチする。尚、メモリボー
ド１５のアドレス制御には２０ビツトのデータが必要で
あるが、これらラッチには２０ビツトのデータを取扱う
ことなく、２０ビツトのデータを切上げ又は切下げた上
位８ビツトのみを取扱うものであ石。これＫより、アド
レスコントローラ１００の構成を簡略化できる。

５８及び６０は夫々８ビツトのカウンタであり、５９及
び６１は夫々１２ビツトのカウンタである。カウンタ５
Ｂと５９により２０ビツトのカウンタを構成し、これは
メモリボード１５のデータ書込み用のアドレスデータを
形成するライトアドレスカウンタとなる。また、カウン
タ６０と６１により前述の如＜２０ビツトのカウンタを
構成し、これはメモリボード１５のデータ読出し用のア
ドレスデータを形成するり−ドアドレスカウンタとなる
。ライトアドレスカウンタ及びリードアドレスカウンタ
はメモリに係わるデータ伝送に同期したり四ツクＣＹＣ
ＬＣＬＫをカウントする。

セレクタ６５はライトアドレスカウンタ５８及びリード
アドレスカウンタ６ｏがらの８ビツトのカウント値を入
力し、これをｌ１０１０１を介してＣＰＵ１０４がら入
力するリード／ライト選択信号Ｉ（、／　Ｗに従って選
択する。また、セレクタ６６はライトアドレスカウンタ
５９及びリードアドレスカウンタ６１からの１２ビツト
のカウント値を入力し、これをセレクタ６５と同様にリ
ード／ライト選択信号Ｒ／ｗに従って選択する。

このセレクタ６５及び６６の選択動作により、メモリボ
ード１５のアクセス用の２０ビツトのアドレス値が形成
され、これに従って、メモリのり−ド／ライト制御がな
される。

５４．５５は２系統の８ビツトデータのフンバレートを
行ない、それが一致した時に一致信号ＣＯＭ　１又はＣ
０Ｍ２を出力するコンパレータである。コンパレータ５
４にはライトアドレスカウンタ５８からのカウント値及
びラッチ５３にラッチされているメモリエンドアドレス
が入力され、カウント値がメモリエンドアドレスに達し
た時に一致信号ＣＯＭＩを出力する。一致信号ＣＯＭＩ
は前述した通り、セレクタ６２に入力される。これによ
りセレクタ６２はラッチ５０からのターンアラウンドア
ドレスを選択し、それをライトアドレスカウンタ５８に
セットする。

また、コンパレータ５５にはリードアドレスカウンタ６
０からのカウント値及びラッチ５８からのメモリエンド
アドレスが入力され、カウント値がメモリエンドアドレ
スに達した時に一致信号Ｃ０Ｍ２を出力する。一致信号
Ｃ０Ｍ２は前述した様にセレクタ６３に入力される。こ
れＫよりセレクタ６３はラッチ５Ｇからのターンアラウ
ンドアドレスを選択し、それをリードアドレスカウンタ
６０にセットする。

５６．５７も２系統の８ビツトデータのコンパレートを
行ない、それが一致した時に一致信号Ｃ０Ｍ３又はＣ０
Ｍ４を出力するコンパレータである。コンパレータ５６
にはライトアドレスカウンタ５８からのカウント値とラ
ッチ５１からのアラーム発生アドレスが入力され、カウ
ント値がアラーム発生アドレスに達した時に一致信号Ｃ
０Ｍ３をｌ１０１０１を介してＣＰＵ１０４に出力する
。

また、コンパレータ５７にもライトアドレスカウンタ５
８からのカウント値とチッチ５２からのインヒビットエ
リアトップアドレスが入力され、カウント値がインヒビ
ットエリアトップアドレスに達した時に一致信号Ｃ０Ｍ
４をＩｌｏを介してＣＰＵ１０４に出力する。

６２〜６６はセレクタであり、夫々８ビツトの並列デー
タを２系統入力し、これらのいずれかを選択し、出力す
るものである。セレクタ６２はライトアドレスカウンタ
５８のカウント開始アドレスを選択するために用いられ
る。セレクタ６２にはｌ１０１０１を介したＣＰＵ１０
４からのＷスタートアドレスとラッチ５０にラッチされ
ているターンアラウドアドレスとが印加され、これらを
ＣＰＵ１０４からのセレクト信号５ＥＬＩ信号とコンパ
レータ５４からの一致信号ＣＯＭＩとに従って選択し、
ライトアドレスカウンタ５８にセットする。セレクタ６
３もセレクタ６２とほぼ同様な機能を有する。即ち、Ｃ
ＰＵＩ　Ｏ４からｌ１０１００を介し入力する几スター
トアドレスとラッチ５０にラッチされているターンアラ
ウンドアドレスとのいずれかを、ＣＰＵ１０４からのセ
レクト信号５ＥＬ２とコンパレータ５５からの一致信号
ＣＯＭ　２とに従って選択し、リードアドレスカウンタ
６０にカウント開始アドレスとしてセットする。

セレクタ６４はライトアドレスカウンタ５日及びリード
アドレスカウンタ６０からの８ビツトのカウント値（こ
れは実際の２０ビツトアドレスカウントの上位８ビツト
に相当する）のし）スレか一方をＣＰＵ１０４からのセ
レクト信号８ＥＬ３に従って選択する。この選択された
アドレスは夫々Ｗカレントアドレス又はＲカレントアド
レスとしてｌ１０１０１を介してＣＰＵ１０４に伝送さ
れる。

第１表 第５図のアドレスコン）鴛−ラ１００によるメモリ制御
を第６図〜第９図のメモリ状態を示す図に従って説明す
る。第６図〜第９図におｐｚて、メモリボード１５にお
ける画像データＯ書込可能なエリアのトップアドレスを
■、エンドアドレスをのとすると第７図の初期状態にお
し）ては、第１表に示す書込みスタートアドレスは■、
メモリエンドアドレスはの、ターンアラウンドアドレス
は■、インヒピットエリアトップアドレスはの、読出し
く几）スタートアドレスは■となる。

第６図に第７図示の空メモリに画像の蓄積を行なう様子
を示す。

（１）メモリエンドアドレスの、ターンアラウンドアド
レス■、アラーム発生アドレスを各ランチ５ｓｅｓｏ＋
ｓ１にセットし、また書込みスタートアドレスのをライ
トアドレスカウンタ５Ｂにセットした後、メモリボード
に書込みモードを指定し、原稿画像の読込みをスタート
させる。

この後、ライトアドレスカウンタ５８．５９０カウント
値に従って、画像データのメモリへの格納が行なわれる
。先頭ページ■の読取りが終了し、データがすべてＭ、
ｌ（変換されページの区切りを示す１１．　Ｔ　Ｃデー
タが書込まれると、ライトアドレスカウンタ５８．５９
０カウントを停止し、蓄積がストップする。ＣＰＵ１０
４はＲＴＣが書かれた事をセンスすると、ストップして
いるメモリアドレス（カレントアドレス）■をリード了
ドレスカウンタ５８よりセレクタ６４を介して取込み、
几ＡＭ１０２に記憶する。

またインヒビットエリアトップは■として、ラッチ５２
にセットされる。

（２）次ページのＷスタートアドレス゛としてライトア
ドレスカウンタ５８にＲＡＭ１０２に記憶されている■
＋１をセットし、原稿画像の読込みをスタートさせる。

読込みが終了し、ページ■が蓄積されるとＣＰＵ１０４
はストップした時点のライトアドレスカウンタ５８のア
ドレス０をセンスしＲＡＭ１０２に記憶する０ （３）次ページのＷスタートアドレスとして０＋１をラ
イトアドレスカウンタ５８にセットしページ■の原稿画
像の読込みを開始する。インヒビツＦアドレス■までの
距離が５００Ｋｂｉｔになるとコンパレータ５６から一
致信号Ｃ０Ｍ４がアラームとしてＣＰＵ１０４に発生す
る。しかし、この場合は蓄積モードなのでＣＰＵ１０４
は後述のＣＷＣ中断等の通信処置は採らない。

次にライトアドレスカウンタ５８のカウント値がメモリ
エンドアドレスに達するとコンパレータ５４からの一致
信号Ｃ０Ｍ４によりセレクタ６２が切換えられてターン
アラウンドアドレス■をライトアドレスカウンタ５８に
セットしカウントアドレスを進める。ただしラッチ５２
にラッチされているインヒビットアドレスものなのでメ
モリへの実際の書込みは■から禁止される。しかしなが
ら、ライトアドレスカウンタ５８によるアドレスカウン
トは続行される。その後、ページ■の読取りが終了した
らＣＰＵはライトアドレスカウンタ５８のカウントを停
止し、カウンタ５８のストップアドレスをセンスしくｏ
）ＲＡＭＩ　Ｏ２に記憶する。この時ＣＰＵＩ　０４は
ページのスタートアドレスを再び０＋１に固定する（新
たなスタートアドレスを設定せず、事実上メモリに途中
迄格納されたページ■のクリアを行なう）。ＣＰＵ１０
４はページ■の情報瓜をＩ（・ＡＭ１０２に結納されて
いるストップアドレス０によって知る事が出来た訳であ
る。

従って、送信（あるいはテストコピー）動作に入ってペ
ージ■の格納されていたメモリエリアが空になったら再
度ページ■の原稿画像の読取りを開始する。

（４）最終的にページ■の続出し開始前においては書込
みスタートアドレスＱ＋１、メモリエンドアドレスの、
ターンアラウンドアドレス■、インヒピットエリアトッ
プ■、読出しスタートアドレス■で＃ｆＲを終了する。

第８図ｔ１３枚の原稿を手でとりかえるモードにて送信
する場合（格納送信モード）を示す。

（５）第６、図の（４）の状態でページ■及び■の画像
データの蓄積を終えた時、送信ボタンが押下された。読
み取り（Ｒ）スタートアドレスは■として、リードアド
レスカウンタ６０にセットされる。

尚、ページ■、ページ■に続きページ■がアドレス０ま
で入る予定はＣＰＵ１０４が１％ＡＭ１０２に憶えてい
る。

（６）ページの先頭のからリードアドレスカウンタ６０
．６１のカウント値に従ってメモリが読み取られページ
■がすべて送信終了した段階で前述の様に中断されてい
たページ■のメモリへの書き込みがアドレスＱ＋１より
行なわれる。また、読取りスタートアドレスは■として
ライトアドレスカウンタ６０にセットされる。更に、ラ
ッチ５２にラッチすべきインヒビットエリアトップアド
レスは■に移る。即ち、この時点ではページ■の画像デ
ータがメモリに格納されているので、■を超える画像デ
ータの書込みが禁止される。

（７）ページ■が読み出されてゆくと同時にページ■が
書き込まれてゆく。ページ■はアドレスＯで書き込みを
終了する。ページ■が送信され終ったら読み取りスター
トアドレス及びインヒビットエリアトップアドレスはペ
ージ■の先頭アドレス、即ち、０に移行する。ページ■
の蓄積が終了するとページ■の送信がリードアドレスカ
ウンタ６０．６１のカウント値に従って行なわれる。

（８）ページ■の送信が終了したら通信を終了し、読み
出しく１１．）スタートアドレス及び書き込み（ト）ス
タートアドレスを■に戻し、インヒビットエリアトップ
をのとする。即ち初期状態（第７図）に戻す。

このように１ページ格納完了毎ではなくメモリに予じめ
複数ページ分格納した後送信するので、原稿を手作業で
取り換えるに要するブランク時間があっても通信回線を
無駄に専有することがないので経済的となる。また、メ
モリへの格納とメモリからの読出しが並行に行なえるの
で、更に時間を有効に利用できる。

第９図は原稿をとりかえて送信する場合（格納送信モー
ド）において、受信側より送信中断要求のあったときを
示す。

（９）前述の第６図（４）に示した様にページ■及びペ
ージ■の画像データがメモリに蓄積されている。

ページ■の書込みはメモリに入らない（オーバフ四−）
ので保留されているが、書き込んだ時０で終了すること
はＣＰＵ１０４のＲ，ＡＭＩ　Ｏ２に記憶されている。

０１ページ■の送信を開始し、送信終了するとページ■
を蓄積しながらページ■の送信を開始する。インヒビッ
トエリアトップは■に移動する。

αυページ■を送信途中でプリンタ或いはディスク等の
受信側から両仰データの送信の一時待ちの要求信号であ
るＣＷＣ信号が到来した。尚、このＣＷＣ信号は受信側
の受信メモリがオーバ７０−した場合等に送信を一時中
断させるべく受信側から送信側に伝達される信号である
。そして、この中断状態が解除し、再び受信可能となっ
た場合には受信側からＣＲＣ信号が送信側に伝達される
。ＣＰＵ１０４はメモリに読出しの中断命令を出しく自
動的に几ＴＣが挿入される）、メモリからのページ■の
画像データの読出しはアドレス■でストップする。この
アドレス■はリードアドレスカウンタ５８よりセレクタ
６４を介し、ＣＰＵ１０４に取込まれ、ＲＡＭ１０２に
格納される。一方、ページ■の蓄積は続行し、この間に
終了している。受信側よりＣＲＣ信号を受信し再び画像
の送信を開始可能となったときページ■の残りをアドレ
ス■からはき出すべく、リードアドレスカウンタ６０に
Ｒスタートアドレスとして■をセットして、読出しを再
開する。続いて、ページ■を送信し終って通信を終了す
る。

このように、メモリを有効に利用できる、また原稿を自
動交換する場合は交換時間が殆どないので第８図の格納
送信モードにより、原稿読み取りの開始から短時間で複
数原稿の送信ができる。また、手動交換の場合はその交
換時間が長いので、第６図のモードにより、メモリへの
複数ページ分の画像データの格納がなされた後、複数ペ
ージ分の画像データを続けて読出すことができるので送
信中断時間の節約ができる。

尚、第６〜９図の例では３ペ一ジ分の両像データがメモ
リボード１５の容量を上回った場合を説明したが、前述
の様に、Ｍ、Ｈ符号化の性質上、原稿画像の圧縮後の画
像データ量にはかなりの巾があり、３ペ一ジ以上の画像
データの格納が可能な場合もあることは言うまでもない
。

尚、メモリボード１５０代わりに光ディスクや磁気ディ
スク等からなる画像ファイルを用いてもよい。

【図面の簡単な説明】

第１図は圧縮機能をもった原稿読取装置の一実施例の構
成を示す図、第２図は第１図示のデータ圧縮回路２０の
詳細な一構成例を示す回路図、第３図（ａｌ及び（ｂ）
は第２図示回路の入出力関係を示す図、第４図は第２図
示回路の動作タイミングを示すタイムチャート図、第５
図は第１図示のアドレスコン）ａ−ラの詳細な一構成例
を示す回路図、第６図〜第９図はメモリの書込み及び読
出し状態を示す図であり、１５はメモリボード、２１は
ＲＬカウンタ、２２はＭ、Ｈエンコーダ、２３はバッキ
ング回路、３１はＦｌｌ−０，３２はレジスタＢ１３３
はレジスタＣ１３４はマルチプレクサＰ１３５はマルチ
プレクサＱ１３ＧはカウントレジスタＸ１３７は加算回
路、３８はカウントレジスタＹ、３９．４１ハ減算回路
、４０はマルチプレクサ、１００１１゜アドレス制御回
路である。 出願人　キャノン株式会社 第３目 （α） （ｂ） 失Ｃす昨ｅ７皿ｆｌｆＬ作住川土工 （９）　どＡり） σ７）

Claims (1)

1. 【特許請求の範囲】 （１）画像データを入力する入力手段と、入力された画
   像データを記憶する記憶手段と、上記記憶手段に複数ペ
   ージ分の画像データを記憶せしめるべく、前ページの画
   像データの記憶エリアに続くエリアに次ページの画像デ
   ータを記憶せしめる様に上記記憶手段の記憶動作を制御
   する制御手段とを有することを特徴とする画像処理装Ｏ （２特許請求の範囲第（１）項において、上記制御手段
   は上記記憶手段における前ページの画像データの記憶終
   了アドレスに従って、次ページの画像データの記憶を制
   御することを特徴とする画像処理装置。 （３）％！ｆｆ−請求の範囲第（１）項において、上記
   制御手段は上記記憶手段において画像データの書込まれ
   ている領域への新たな画像データの書込みを禁止するこ
   とを特徴とする画像処理装置。 （４）特許請求の範囲第（１）項において、上記入力手
   段は、原稿画像を光電的に読取って得た画像データを圧
   縮処理した画像データを供給することを特徴とする画像
   処理装置。 （５）　＊許請求の範囲第（１）項において、上記記憶
   手段への記憶順に上記記憶手段から画像データの読出し
   が行なわれることを特徴とする画像処理装置。