JPS598916B2 - プログラマブルモノリシツク集積回路方式 - Google Patents
プログラマブルモノリシツク集積回路方式Info
- Publication number
- JPS598916B2 JPS598916B2 JP50076143A JP7614375A JPS598916B2 JP S598916 B2 JPS598916 B2 JP S598916B2 JP 50076143 A JP50076143 A JP 50076143A JP 7614375 A JP7614375 A JP 7614375A JP S598916 B2 JPS598916 B2 JP S598916B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- collector
- semi
- base
- emitter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
- G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
- G11C17/16—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM using electrically-fusible links
Landscapes
- Read Only Memory (AREA)
Description
【発明の詳細な説明】
本発明はコレクタ開放のトランジスタを半固定記憶素子
とするプログラマブル・リードオンリメモリに関するも
のである。
とするプログラマブル・リードオンリメモリに関するも
のである。
最近各種のプログラマブル・リードオンリメモリ（以下
Ｐ−ＲＯＭと記す）の方式が発表されている。
Ｐ−ＲＯＭと記す）の方式が発表されている。
この種のリードオンリメモリには、通常のニクロム等を
記憶素子として使用するヒューズ方式と、トランジスタ
をベース開放で使用しエミッタ・ベース接合の短絡の有
無を利用した接合方式とがある。ヒューズ方式のＰ−Ｒ
ＯＭは、通常のプロセスにニクロム等を形成するプロセ
スが増えろことと、ヒューズ書込み後の再短絡という信
頼性上の問題を有するという欠点があり、トランジスタ
をベース開放で使用する従来の接合方式Ｐ−ＲＯＭは、
書込み時のつまりエミッタ・ベース接合を短絡破壊する
時にその近傍にあるコレクタ・ベース接合をも破壊する
恐れがあり、書込み条件の設定が非常に難かしいものと
なつている。いずれかのメモリ・ビットでコレクタ・ベ
ース接合破壊が生ずると他のビットが書込み不可能とな
ることがあり、従来の接合方式Ｐ−ＲＯＭは書込み歩留
りが悪いという欠点があつた。従来の接合方式Ｐ−ＲＯ
Ｍの半固定記憶素子を第１図に示す。エミッタ端子Ｔｌ
ｌからコレクタ端子Ｔ２１に一定の大電流を一定時間流
し込み、その発熱による局部的温度上昇によつてエミッ
タ・ベース接合ＥＢ０を短絡破壊するものであるが、前
記一定電流がコレクタベース接合ＣＢＩをも流れる為に
前記接合ＣＢ”を破壊する恐れがある。その為に書込み
条件（電流値、電流を流す時間等）の設定が非常に困難
で・ある。本発明は従来の技術に内在する上記欠点を除
去する為になされたものであり、従つて本発明の目的は
、ニクロム等のヒューズ形成を要せず、通常のバイポー
ラトランジスタの製造プロセスを適用・ でき、ベース
開放の接合方式Ｐ−ＲＯＭに比べてコレクタ・ベース接
合を破壊することな〈書込みができ、高い信頼性と高い
書込み歩留りを得ることができる新規なＰ−ＲＯＭ回路
方式を提供するにある。
記憶素子として使用するヒューズ方式と、トランジスタ
をベース開放で使用しエミッタ・ベース接合の短絡の有
無を利用した接合方式とがある。ヒューズ方式のＰ−Ｒ
ＯＭは、通常のプロセスにニクロム等を形成するプロセ
スが増えろことと、ヒューズ書込み後の再短絡という信
頼性上の問題を有するという欠点があり、トランジスタ
をベース開放で使用する従来の接合方式Ｐ−ＲＯＭは、
書込み時のつまりエミッタ・ベース接合を短絡破壊する
時にその近傍にあるコレクタ・ベース接合をも破壊する
恐れがあり、書込み条件の設定が非常に難かしいものと
なつている。いずれかのメモリ・ビットでコレクタ・ベ
ース接合破壊が生ずると他のビットが書込み不可能とな
ることがあり、従来の接合方式Ｐ−ＲＯＭは書込み歩留
りが悪いという欠点があつた。従来の接合方式Ｐ−ＲＯ
Ｍの半固定記憶素子を第１図に示す。エミッタ端子Ｔｌ
ｌからコレクタ端子Ｔ２１に一定の大電流を一定時間流
し込み、その発熱による局部的温度上昇によつてエミッ
タ・ベース接合ＥＢ０を短絡破壊するものであるが、前
記一定電流がコレクタベース接合ＣＢＩをも流れる為に
前記接合ＣＢ”を破壊する恐れがある。その為に書込み
条件（電流値、電流を流す時間等）の設定が非常に困難
で・ある。本発明は従来の技術に内在する上記欠点を除
去する為になされたものであり、従つて本発明の目的は
、ニクロム等のヒューズ形成を要せず、通常のバイポー
ラトランジスタの製造プロセスを適用・ でき、ベース
開放の接合方式Ｐ−ＲＯＭに比べてコレクタ・ベース接
合を破壊することな〈書込みができ、高い信頼性と高い
書込み歩留りを得ることができる新規なＰ−ＲＯＭ回路
方式を提供するにある。
本発明の上記目的は、トランジスタ構造を半固定記憶単
位とするプログラマブルモノリシック集積回路において
、上記各記憶単位は開放されたコレクタを有する半固定
記憶用トランジスタと該記憶用トランジスタのベースに
そのベースが接続された読み出し用トランジスタとを有
し、該半固定記憶用トランジスタのエミツタに入力端子
を接続し、該読み出し用トランジスタのコレクタ電流路
に接続して出力端子が設けられ、書き込み時に上記入力
端子から該出力端子方向へ電流を供給して該記憶用トラ
ンジスタのベース・エミツタ接合を短絡せしめ、読み出
し時には該読み出し用トランジスタのコレクタ電流路に
流れる電流値を該出力端子によつて検知するようにした
ことを特徴とするプログラマブルモノリシツク集積回路
方式によつて達成される。
位とするプログラマブルモノリシック集積回路において
、上記各記憶単位は開放されたコレクタを有する半固定
記憶用トランジスタと該記憶用トランジスタのベースに
そのベースが接続された読み出し用トランジスタとを有
し、該半固定記憶用トランジスタのエミツタに入力端子
を接続し、該読み出し用トランジスタのコレクタ電流路
に接続して出力端子が設けられ、書き込み時に上記入力
端子から該出力端子方向へ電流を供給して該記憶用トラ
ンジスタのベース・エミツタ接合を短絡せしめ、読み出
し時には該読み出し用トランジスタのコレクタ電流路に
流れる電流値を該出力端子によつて検知するようにした
ことを特徴とするプログラマブルモノリシツク集積回路
方式によつて達成される。
本発明のＰ−ＲＯＭは半固定記憶素子として従来の通常
プロセスと全く同じ製造工程で得られるトランジスタを
コレクタ開放で使用するものである。
プロセスと全く同じ製造工程で得られるトランジスタを
コレクタ開放で使用するものである。
次に本発明をその良好な一実施例について添付図面を参
照しながら具体的に説明する。
照しながら具体的に説明する。
第２図を参照するに、そこには本発明に係る接合方式Ｐ
−ＲＯＭのトランジスタ・コレクタ開放半固定記憶素子
（コレクタ開放のトランジスタによる半固定記憶素子）
の一実施例が示されている。
−ＲＯＭのトランジスタ・コレクタ開放半固定記憶素子
（コレクタ開放のトランジスタによる半固定記憶素子）
の一実施例が示されている。
図に於て、参照記号Ｅはエミツタ領域、Ｂはベース領域
、Ｃはコレクタ領域、ＥＢ２はエミツタ・べ＝ス接合、
ＣＢ２はコレクタ・ベース接合、Ｔ，２はエミツタ端子
、Ｔ２２はベース端子を夫々示ししてい。尚コレクタ端
子は設けられていない。エミツタ端子Ｔｌ２からベース
端子Ｔ２２へー定の大電流（書込み電流）を一定時間流
し込むことにより、エミツタ・ベース接合ＥＢ２を短絡
するものである。このとき前記一定大電流はコレクタ・
ベース接合ＣＢ２を流れず、従つて該コレクタ・ベース
接合ＣＢ２は破壊さわる恐れは全くない。その為に書込
み条件の設定は非常に簡単に得られると同時に高い信頼
度 ５が得られる。第３図には本発明による半固定記憶
素子を用いた２Ｘ２ビツトＰ−ＲＯＭの最も好ましい回
路実施例が示されている。
、Ｃはコレクタ領域、ＥＢ２はエミツタ・べ＝ス接合、
ＣＢ２はコレクタ・ベース接合、Ｔ，２はエミツタ端子
、Ｔ２２はベース端子を夫々示ししてい。尚コレクタ端
子は設けられていない。エミツタ端子Ｔｌ２からベース
端子Ｔ２２へー定の大電流（書込み電流）を一定時間流
し込むことにより、エミツタ・ベース接合ＥＢ２を短絡
するものである。このとき前記一定大電流はコレクタ・
ベース接合ＣＢ２を流れず、従つて該コレクタ・ベース
接合ＣＢ２は破壊さわる恐れは全くない。その為に書込
み条件の設定は非常に簡単に得られると同時に高い信頼
度 ５が得られる。第３図には本発明による半固定記憶
素子を用いた２Ｘ２ビツトＰ−ＲＯＭの最も好ましい回
路実施例が示されている。
記憶素子アレイのディカツプル用トランジスタを情報読
み出し用トランジス クタとして併用し、即ち本発明に
よるコレクタ開放トランジスタの半固定素子Ｐ１〜Ｐ４
と、読み出し用抵抗器Ｒｌ，Ｒ２と、読み出し用トラン
ジスタＴ１〜Ｔ４とを第３図の如く構成することにより
、２×２ビツトのＰ−ＲＯＭが得られる。書込みは入力
端子１又は入力端子２から出力端子３又は出力端子４へ
ー定大電流１５０ｍＡを流すことにより、前記半固定記
憶素子Ｐ１〜Ｐ４のエミツタ・ベース接合を短絡破壊す
る。今入力端子１から出力端子３へ前記電流１５０ｍＡ
を流し、半固定素子Ｐ１のエミツタ・ベース接合を短絡
破壊して書込んだとする。電源端子５を＋３ボルト、電
源端子６を接地（Ｏボルト）し、入力端子１に高いレベ
ル０．８ボルトを印加すれば、出力端子３には低いレベ
ル０．１ボルトが現われ、出力端子４には高いレベル＋
３ボルトが現われる。前記２×２ビツトＰ−ＲＯＭは必
要に応じて行、列の数を増減できることは明らかである
。
み出し用トランジス クタとして併用し、即ち本発明に
よるコレクタ開放トランジスタの半固定素子Ｐ１〜Ｐ４
と、読み出し用抵抗器Ｒｌ，Ｒ２と、読み出し用トラン
ジスタＴ１〜Ｔ４とを第３図の如く構成することにより
、２×２ビツトのＰ−ＲＯＭが得られる。書込みは入力
端子１又は入力端子２から出力端子３又は出力端子４へ
ー定大電流１５０ｍＡを流すことにより、前記半固定記
憶素子Ｐ１〜Ｐ４のエミツタ・ベース接合を短絡破壊す
る。今入力端子１から出力端子３へ前記電流１５０ｍＡ
を流し、半固定素子Ｐ１のエミツタ・ベース接合を短絡
破壊して書込んだとする。電源端子５を＋３ボルト、電
源端子６を接地（Ｏボルト）し、入力端子１に高いレベ
ル０．８ボルトを印加すれば、出力端子３には低いレベ
ル０．１ボルトが現われ、出力端子４には高いレベル＋
３ボルトが現われる。前記２×２ビツトＰ−ＲＯＭは必
要に応じて行、列の数を増減できることは明らかである
。
以上、図面を用いて説明した様に本発明に係るコレクタ
開放トランジスタの半固定記憶素子を用いたＰ−ＲＯＭ
は、従来の通常プロセスと全く同じ工程で製作すること
ができるとともに、それを使用することにより高い信頼
度と高い書込み歩留りとが得られ、本発明に従えばその
奏する効果は甚大である。
開放トランジスタの半固定記憶素子を用いたＰ−ＲＯＭ
は、従来の通常プロセスと全く同じ工程で製作すること
ができるとともに、それを使用することにより高い信頼
度と高い書込み歩留りとが得られ、本発明に従えばその
奏する効果は甚大である。
以上本発明はその良好な一実施例について説明されたが
、それは単なる例示的なものであり、ここで説明された
実施例によつてのみ本願発明が限定されるものでないこ
とは勿論である。
、それは単なる例示的なものであり、ここで説明された
実施例によつてのみ本願発明が限定されるものでないこ
とは勿論である。
第１図は従来のトランジスタ・ベース開放半固定素子の
断面図、第２図は本発明によるトランジスタ・コレクタ
開放半固定素子の一実施例を示す断面図、第３図は本発
明によるトランジスタ・コレクタ開放半固定素子を使用
したメモリアレイの構成例である。 Ｔ，ｌ，Ｔｌ２・・・エミツタ端子、Ｔ２ｌ・・・コレ
クタ端子、Ｔ２２・・・ベース端子、ＥＢ，，ＥＢ２・
・・エミツタ・ベース接合、ＣＢｌ，ＣＢ２・・・コレ
クタ・ベース接合、Ｅ・・・エミッタ領域、Ｂ・・・ペ
ース領域、Ｃ・・・コレクタ領域、Ｐｌ，Ｐ２，Ｐ３，
Ｐ４・・・トランジスタ・コレクタ開放半固定記憶素子
、Ｔｌ．Ｔ２，Ｔ３，Ｔ４・・・メモリ・デイカツプル
用トランジスタ（読み出し用トランジスタ）、Ｒｌ，Ｒ
２・・・読み出し５用抵抗器、１，２・・・入力端子、
３，４・・・出力端子、５，６・・・電源端子。
断面図、第２図は本発明によるトランジスタ・コレクタ
開放半固定素子の一実施例を示す断面図、第３図は本発
明によるトランジスタ・コレクタ開放半固定素子を使用
したメモリアレイの構成例である。 Ｔ，ｌ，Ｔｌ２・・・エミツタ端子、Ｔ２ｌ・・・コレ
クタ端子、Ｔ２２・・・ベース端子、ＥＢ，，ＥＢ２・
・・エミツタ・ベース接合、ＣＢｌ，ＣＢ２・・・コレ
クタ・ベース接合、Ｅ・・・エミッタ領域、Ｂ・・・ペ
ース領域、Ｃ・・・コレクタ領域、Ｐｌ，Ｐ２，Ｐ３，
Ｐ４・・・トランジスタ・コレクタ開放半固定記憶素子
、Ｔｌ．Ｔ２，Ｔ３，Ｔ４・・・メモリ・デイカツプル
用トランジスタ（読み出し用トランジスタ）、Ｒｌ，Ｒ
２・・・読み出し５用抵抗器、１，２・・・入力端子、
３，４・・・出力端子、５，６・・・電源端子。
Claims (1)
- １ トランジスタ構造を半固定記憶単位とするプログラ
マブルモノリシック集積回路方式において、上記記憶単
位はコレクタが開放された半固定記憶用トランジスタと
記憶用トランジスタのベースにそのベースが接続された
読み出し用トランジスタとを有し、該半固定記憶用トラ
ンジスタのエミッタに入力端子を接続し、該読み出し用
トランジスタのコレクタ電流路に接続して出力端子が設
けられ、書き込み時に上記入力端子から該出力端子方向
へ電流を供給して該記憶用トランジスタのベース・エミ
ッタ接合を短絡せしめ、読み出し時には該読み出し用ト
ランジスタのコレクタ電流路に流れる電流値を上記出力
端子によつて検知するようにしたことを特徴とするプロ
グラマブルモノリシック集積回路方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP50076143A JPS598916B2 (ja) | 1975-06-21 | 1975-06-21 | プログラマブルモノリシツク集積回路方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP50076143A JPS598916B2 (ja) | 1975-06-21 | 1975-06-21 | プログラマブルモノリシツク集積回路方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS52140A JPS52140A (en) | 1977-01-05 |
| JPS598916B2 true JPS598916B2 (ja) | 1984-02-28 |
Family
ID=13596763
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP50076143A Expired JPS598916B2 (ja) | 1975-06-21 | 1975-06-21 | プログラマブルモノリシツク集積回路方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS598916B2 (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60130218U (ja) * | 1984-02-10 | 1985-08-31 | 村田機械株式会社 | アキユムレイテイングコンベア |
| JPS6123014A (ja) * | 1984-07-06 | 1986-01-31 | Okura Yusoki Co Ltd | コンベヤ装置 |
| JPS63192322U (ja) * | 1987-05-29 | 1988-12-12 | ||
| JPS63192310U (ja) * | 1987-05-29 | 1988-12-12 | ||
| JPH01285515A (ja) * | 1988-05-11 | 1989-11-16 | Nippon Sekkei Kogyo:Kk | アキユムレートコンベア |
| JPH04235810A (ja) * | 1991-01-18 | 1992-08-24 | Okura Yusoki Co Ltd | コンベヤ用チェーン |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5564687A (en) * | 1978-11-08 | 1980-05-15 | Nec Corp | Writing method for memory |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS492489A (ja) * | 1972-04-19 | 1974-01-10 |
-
1975
- 1975-06-21 JP JP50076143A patent/JPS598916B2/ja not_active Expired
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS492489A (ja) * | 1972-04-19 | 1974-01-10 |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60130218U (ja) * | 1984-02-10 | 1985-08-31 | 村田機械株式会社 | アキユムレイテイングコンベア |
| JPS6123014A (ja) * | 1984-07-06 | 1986-01-31 | Okura Yusoki Co Ltd | コンベヤ装置 |
| JPS63192322U (ja) * | 1987-05-29 | 1988-12-12 | ||
| JPS63192310U (ja) * | 1987-05-29 | 1988-12-12 | ||
| JPH01285515A (ja) * | 1988-05-11 | 1989-11-16 | Nippon Sekkei Kogyo:Kk | アキユムレートコンベア |
| JPH04235810A (ja) * | 1991-01-18 | 1992-08-24 | Okura Yusoki Co Ltd | コンベヤ用チェーン |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS52140A (en) | 1977-01-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS598916B2 (ja) | プログラマブルモノリシツク集積回路方式 | |
| JPS5856286B2 (ja) | 出力バッファ回路 | |
| US4424582A (en) | Semiconductor memory device | |
| JPS61131299A (ja) | 読取り専用メモリ | |
| JPS60133598A (ja) | プログラミング回路 | |
| JPS5870493A (ja) | 半導体メモリ装置 | |
| JPS62262295A (ja) | ランダム・アクセス・メモリ | |
| US4413191A (en) | Array word line driver system | |
| US4386420A (en) | Dynamic read reference voltage generator | |
| JPS5929450A (ja) | プログラマブルモノリシツク集積回路方式 | |
| JPS58107707A (ja) | 増幅器 | |
| US5268864A (en) | Programmable memory device having programming current absorbing transistors | |
| JPS5915217B2 (ja) | 論理回路 | |
| JPS6231434B2 (ja) | ||
| JPS59919B2 (ja) | 半導体記憶装置 | |
| SU780033A1 (ru) | Усилитель считывани дл программируемого посто нного запоминающего устройства | |
| JPS586236B2 (ja) | プログラマブルリ−ドオンリメモリ回路 | |
| JPS6138558B2 (ja) | ||
| JPS6330719B2 (ja) | ||
| JPS5834941B2 (ja) | プログラマブルモノリシツク集積回路 | |
| JPS6022799A (ja) | プログラマブル・モノリシツク集積回路 | |
| JPS5953635B2 (ja) | 半導体メモリ | |
| JPS62273695A (ja) | 半導体記憶装置 | |
| JPS6129078B2 (ja) | ||
| JPS62283498A (ja) | プログラマブル素子用書込み装置 |