SU780033A1 - Усилитель считывани дл программируемого посто нного запоминающего устройства - Google Patents

Description

1

Изобретение относитс  к области вьпислительной техники, и в частности , к интегральным полупроводниковым посто нным запоминающим устройствам .

Известны интегральные посто нные запоминающие устройства, имеющие усилители считывани  с инверсией или без инверсии сигналов запомиНсрощей матрицы f .

Такое построение выходных усилителей накладывает ограничение на надежность посто нных запоминающих устройств (ПЗУ).

В ПЗУ запись информации заключаетс  в создании избирательного рисунка соединений элементов запоминающей матрицы с разр дными ишнами . Наличие соединени  соответствует логической единице (нулю) на выходе усилител  считывани . Количество нулей и единиц существенно отличаетс  в каждом разр де. С точки зрени  надежности, целесообразно выбирать фазу выходного сигнала таким образом, чтобы обеспечить кшнимальное подключение элементов матрицы ПЗУ.

В электрически программируемых посто нных ЗУ (ППЗУ) изменение фазы выходного сигнала дает возмож- . ность изменить состо ние минимального количества программируемых элементов матрицы, что приводит не только к повышению надежности, но и к уменьшению времени записи информации и увеличению процента выхода годных запрограммированных ППЗУ. Надежность в большой степени

10 зависит от количества запрограммированных элементов. Так как каждый запрограммированный элемент имеет определенную веро тность восстановлени  своего прежнего состо ни , то чем больше таких элементов в мат15 рице, тем больше веро тность отказа схемы ППЗУ. Врем  записи информации находитс  в пр мой зависимости от количества программируемых элементов , мен ницих свое состо ние. В про20 цессе записи практически все узлы схемы ППЗУ работают в предельных режимах. Чем больше врем  записи, тем больше веро тность выхода из стро  какоголибо узла или элемента схемы, что

25 определ ет процент брака при программировании .

Наиболее близким техническим решением  вл етс  усилитель считьша30 ни , .состо щий из последовательНО включенных инверторов, каждый иэ которых имеет свою выходную контактную площадку на кристалле 2J. В процессе сборки к выходной клемме .корпуса подключаетс  один из выходов усилител  считывани  в соответствии с записываемой информацией.

Если дл  масочных ПЗУ такое решение  вл етс  приемлемым, то дл  электрически программируемых ПЗУ целесообразно иметь усилитель считывани  также с электрическим изменением фазы выходного сигнала, что приводит к повышению надежности, уменьшению времейи записи информации и увеличению выхода годных ППЗУ.

Целью изобретени   вл етс  повыше- 15 ние надежности усилител  считывани  за счет изменени  выходного сигнала электрическим способом после завершени  цикла изготовлени  большой интегральной схемы (БИС).20

Эта цель достигаетс  тем, что усилитель считывани  дл  интегрального программируемого псэсто нного запоминающего устройства,содержащий управл ющий, фазорасщепительный, 25 выходной транзисторы, три резистора , входную и выходную шины, шину питани  и шину нулевого потенциала , причем эмиттер управл ющего транзистора соединен с входной ши- JQ ной, база через первый резистор с шиной питани , а коллектор с базой фазорасщепительного транзистора, коллектор которого соединен через второй резистор с шиной питани , ,6 эмиттер с базой выходного транзистора и через третий резистор с шиной нулевого потенциала, эмиттер выходного транэибтора соединен с шиной нулевого потенциала, а его коллектор с выходной шиной содержит инвертирую- 40. щий транзистор, пороговый элемент, программируемый элемент, два источника напр жени  смещени , четвертый и п тый резисторы, причем коллектор инвертирующего транзистора соединен 45 с коллектором управл ющего транзистора , с базой фазорасщепительного транзистора и через четвертый резистор с шиной питани , база инвертирующего транзистора соединена с эмитте- 0 ром управл ющего транзистора, с входной шиной и через п тый резистор с шиной питани , а эмиттер с базой упраЙЭГ ШСёГо транзистора и с положительным полюсом первого источника на- , пр жени  смещени , отрицательный полюс которого соединен через программируемый элемент с ишной нулевого потенциала и с выАодОМ порогового э лёмё нта, вход которого соеди не и с коллектором выходного транзистора и 60 выходной шиной, эмиттер фазорасщёпитёльнОгр транзистора соединен с поло жительным полюсом второго источника напр жени  смещени , положительный полюс которого соединен с базой вы- 65

ходного транзистора и через третий резистор с шиной нулевого потенциала

Программируемый элемент выполнен в виде плавной перемычки. Программируемый элемент выполнен в виде обратносмещенного р-п перехода.

На чертеже дана электрическа  схема усилител  считывани , содержащего управл ющий транзистор 1, фазовращательный транзистор 2, выходной транзистор 3, первый резистор 4, второй резистор 5, третий резистор б, инвертирующий транзистор 7, первый источник 8 напр жени  смещени , второй источник 9 напр жени  смещени программируемый элемент 10, пороговый элемент 11, четвертый резистор 12, п тый резистор 13, входную шину 14, выходную шину 15, шину 16 питани , шину 17 нулевого потенциала.

Программируемый элемент 10 может быть выполнен любым известньм способом: плавка  перемычка, обратно смещенный р-п переход и т.д. Программируемый элемент 10 может иметь два СОСТОЯНИЯ: низкое и высокое сопротивление . Дл  плавкой нихромовой перемычки эти состо ний определ ютс  сопротивлением 100 Ом и более 1 Мом соответственно.

В начальном состо нии перемычка имеет низкое сопротивление.

В этом состо нии управл ющий транзистор закрыт при любом сигнале на входной шине, а инвертирующий транзистор инвертирует входной сигнал, который вторично инвертируетс  выходным транзистором 3.

При лог. О на входной шине 14 необходимо обеспечить закрытое состо ние транзисторов 1 3. В зависимости от уровн  логического О входного сигнала смещающее напр жение (DC/H) выбираетс  из следующего услови :

п смм

..нг;

.

1

пр

.ЭА

где и

-напр жение логическо-.

бх го О на входной шине;

и

-падение напр жени  на

бэ переходе база-эмиттер открытого инвертирующего транзистора 7;

-напр жение на шине пиti тани  ;

ЭА. - сопротивление программируемого элемента в проводт ем-сОСтЬ нии.

При таком соотнесении напр жений при малом сопротивлении программируемого элемента сигнал разр дной шины будет по вл тьс  на выходе усилител  считывани  без инверсии.

Напр жение второго источника смещени  выбираетс  иэ услови  согласовани  уровней входной и выходной цепи убилител  считывани . В частности , источники 8 и 9 могут быть равными.

Дл  того, чтобы изменить фазу сигнала входной шины, достаточно привести программируемый элемент в состо ние высокого сопротивлени . Инвертирующий транзистор 7 будетзакрыт при любом сигнале на входной шине , а транзистор 1 будет выполн ть функцию управл ющего транзистора в инвертирующем каскаде на тра,нзисторах 1-3..

Изменение состо ни  программируемого элемента происходит при подаче импульса тока на выходную шину 15 усилител  считывани  через пороговый элемент 11.

Таким образом, предлагаема  схема позвол ет мен ть фазу выходного сигнала после сборки в корпус микросхемы непосредственно самими заказчиками , что приводит к повышению надежности , уменьшению времени записи информации и увеличению процента выхода годных ППЗУ в процессе программировани .

Усилитель считывани  может быть выполнен по обычной планарной технологии , используемой при производстве полупроводниковых электрически программируемых посто нных запоминающих устройств.

Claims (3)

1. Формула изобретени 

   1. Усилитель считывани  дл  программируемого посто нного запомингиощего устройства, содержащий управл ющий , фазорасщепительный, выходной транзисторы, три резистора , входную и выходную шины, шину питани  и шину нулевого потенциала, причем эмиттер управл ющего транзистора соединен с входной шиной, база через первый резистор с шиной питани , а коллектор с базой фазорасщепительного транзистора , коллектор которого соединен через второй резистор - с шиной питани , эмиттер с базой выходного тра нзист6ра и через третий резистор с шиной нулевого потенциала, эмиттер выходного транзистора соединен с шиной нулевого потенциала, а его кол лектор с выходной шиной, обличающийс  тем, что, с целью повышени  надежности усилител ,он содержит инвертирующий транзистор, пороговый элемент, программируемый элемент,два источника напр жени 

   o смещени , четвертый и п тый резисторы , причем коллектор инвертирующего транзистора соединен с коллектором управл ющего транзистора, с базой фазорасщепительного транзис5 тора и через четвертый резистор с шиной питани , база инвертирующего транзистора соединена с эмиттером управл ющего транзистора, с входной шиной и через п тый резистор с шиной питани , а эмиттер с базой управл ю0 щего транзистора и с положительным полюсом первого источника напр жени  смещени , отрицательный полюс которого соединен через программируемый элемент с шиной нулевого потенциала

   5 и с выходом порогового элемента,вход которого соединен с коллектором выход ,ного транзистора и выходной шиной, эмиттер фазорасщепительного транзистора соединен с положительным полюсом

   0 второго источника напр жени  смещени , положительный полюс которого соединен с базой выходного транзистора и через третий резистор с шиной нулевого потенциала.

   5

   2.Усилитель по п.1, о т л ичаюц ийс  тем, что программируемый элемент выполнен в виде плавкой перемычки.
2. 3.Усилитель по п.1, отличающий с  тем, что программиру- .
3. 0 емый элемент выполнен в виде обратнЬгс смещенного р-п перехода.

   Источники информации, прин тые во внимание при экспертизе

   5

   1.Electronic Design, 13, 1973.

   2.Патент США,кл. 340-173.5, № 3721964, 1974 (прототип).

   I m/tn

   15.: V

   u/t/мег

   X