JPS596671A - フアクシミリ2次元冗長度抑圧復号器用ラインメモリ回路 - Google Patents

フアクシミリ2次元冗長度抑圧復号器用ラインメモリ回路

Info

Publication number
JPS596671A
JPS596671A JP11556682A JP11556682A JPS596671A JP S596671 A JPS596671 A JP S596671A JP 11556682 A JP11556682 A JP 11556682A JP 11556682 A JP11556682 A JP 11556682A JP S596671 A JPS596671 A JP S596671A
Authority
JP
Japan
Prior art keywords
image signal
picture signal
output
change point
decoder
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP11556682A
Other languages
English (en)
Inventor
Hideaki Kanayama
金山 英明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP11556682A priority Critical patent/JPS596671A/ja
Publication of JPS596671A publication Critical patent/JPS596671A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N1/00Scanning, transmission or reproduction of documents or the like, e.g. facsimile transmission; Details thereof
    • H04N1/41Bandwidth or redundancy reduction

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Storing Facsimile Image Data (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明はファクシミリ2次元冗長度抑圧復号器に適用す
るラインメモリの改良に関するものである。
従来、ファクシミリ2次元冗長度抑圧復号器、例えば、
国際電信電話諮問委員会(CCITT)に於て電話網用
ファクシミリに対して標準化されているモディファイド
リード(Modtfied Read s以下MRとい
う。)符号化方式のラインメモリ回路は、変化点アドレ
スとして復号されだ画信号をランレングスに変換後さら
に、白黒2値の画信号に変換して、ラインメモリ回路に
書込む必要があった。さらに、復号に用いる参照j査線
の画信号としてラインメモリ回路に書込まれた画信号を
用いるので、MR復号器は一度白黒2値画信号に変換し
た画信号を再び変化点アドレスに変換する必要があった
現在、多く用いられているマイクロプロセッサやシーケ
ンサのファームウェアによるMR復号Wにおいて、例え
ば白黒2値画信号を変化点アドレスに変換する場合は、
第1図に示す方法がとられている。図中1は従来のライ
ンメモリ回路より入力されMR復号器内のレジスタに蓄
積された参照走査線の画信号の一部、2はその画信号を
1ビツト右ンフトした画信号、3は画信号1と2の排他
的論理和をとった両信号、4は画信号3を1ピントずつ
シフ)・シてキャー9−が立つがどうかを検査し、ここ
では3ビツトシフトして変化点がキャーリーとして検出
されたことを示す図である。
このような処理を1走査線、例えば1728画素にわた
って行う必要があり、全体として処理量が増え、彷号器
を高速化できない欠点があった。
本発明はこのような欠点を除去するために、ラインメモ
リ回路のランダムアクセスメモリから記録部等の画信号
の出力部へ画信号を出力する部分に、変化点により示さ
れた画信号を変化点において白と黒とを反転して白黒2
値の画信号とする回路を設け、ラインメモリ回路には変
化点によシ示された画信号をその侭蓄積するようにし、
かつ、参照走査線として変化点により示された画信号を
用いることにより、マイクロプロセッサやシーケンサの
ファームウェアによるMR復号器に僅かの周辺回路を付
加するだけでMR復号器の高速動作を可能としだもので
あり、以下図面につき詳細に説明する。
第2図は本発明によるラインメモリ回路の一実施例の構
成を示すブロック図を示し、10は出力画信号を変化点
において反転する回路、11はTフリツプフロツプ、1
2はTフリップフロップのセットを行う制御線、13は
出力クロソク切替器、14はランダムアクセスメモリ回
路のアドレス回路、15は入力画信号切替器、16は出
力画信号切替器、17は1走査線分のランダムアクセス
メモリ回路、18は入力画信号切替器、19はMR復号
器、20は切替器制御線、21は画信号クロック、22
は変化点により示された画信号、23は白黒2値で示さ
れた出力画信号、24は復号化走査線入力画信号、25
は復号化走査線入力クロック、26は参照走査線出力画
信号、27は参照走査線出力クロツクである。
本発明が従来の回路と異る点は、MR復号器19が変化
点によって示しだ画信号22を、そのまま1走査線分の
ランダムアクセスメモリ回M17に蓄積し、1走査線分
のランダムアクセスメモリ回路17より画信号を読出し
、記録部等へ出力する時に、変化点において白と黒とに
反転し白黒2値による画信号とする点にあるので、1ず
、出力画信号を変化点において反転する回路1oの動作
を第3図に従って説明する。
第3図は本発明において、変化点により示された画信号
を変化点において白と黒とを反転し、白黒2値による出
力画信号とする動作を説明するだめの波形図の一例を示
すもので、21は画信号クロック、22は変化点により
示された画信号、23は白黒2値で示された出力画信号
である。
変化点により示された画信号22は画信号クロック21
に同期して出力される。Tフリップフロップ11は例え
ば変化点により示された画信号22の立上り毎に出力を
反転させるから、その出力は白黒2値で示された出力画
信号23のごとくなる。
1走食線の始まりには第2図のTフリップフロップのセ
ントを行う制御線12によりTフリップフロップ11の
出力を白に設定しておけば、白黒2値で示きれた出力画
信号23は所望の画信号となる。
このように出力画信号を変化点において反転する回路1
0において変化点により示された画信号22を白黒2値
で示された出力画信号23に変換するので1走査線分の
ランダムアクセスメモリ回路17には変化、!、により
示された信号22を蓄積すればよい。
従ってMR復号器】9は変化点アドレスをランレングス
に変換後、白黒2値で示された出力画信号に変換しない
で済む。
次にこのような変化点により示きれた画信号22を1走
査線分のランダムアクセスメモリ回路17より参照走査
線として出力した場合のMR復号器19の処理例を第4
図に従って説明する。
変化点により示された画信号22としてMR復号器19
に画信号が入力されるので、MR復号器19内のレジス
ターヒでは、画信号は本発明によるラインメモリ回路に
より参照走査線としてMR復号器内のレジスタに蓄積さ
れた画信号の1部5に示すごとくなっている。従ってM
R復号器19は、第1図の従来例で述べたような変化点
アドレスの検出処理を行う必要はなく、単にレジスタ内
の変化点により示された画信号22を順次シフトするの
みで6に示すように変化点アドレスを検出することがで
きる。
次に第2図に従ってラインメモリ回路全体の動作を説明
するが、出力画信号を変化点において反転する回路10
および第4図で例示したMR復号器19の内部処理以外
は、従来のラインメモリ回路と同様な動作である。
切替制御線20は、MR復号器19の内部処理によリラ
ンダムアクセスメモリのアドレス回路14.1走査線分
のランダムアクセスメモリ回路17を、出力クロック切
替器13、入力レロック切替器15、して画信号クロッ
ク21および変化点により示された画信号22をランダ
ムアクセスメモリのアドレス回路】4およびI走査線分
のランダムアクセスメモリ回路17のr(m、II)に
、〔0内は以降その順序で対応する〕復号化走査線入力
画信号24および復号化走査線人力クロック25を、ラ
ンダムアクセスメモリのアドレス回路14.1走査線分
のランダムアクセスメモリ回路17のl (I。
■)に、参照走査線出力画信号26、参照走査線出力ク
ロック27をランダムアクセスメモリのアドレス回路1
4.1走査線分のランダムアクセスメモリ回路17のl
1l(II、I)に接続する。そして画信号クロック2
1に同期して変化点により示された出力画信号22を、
ランダムアクセスメモリのアドレス回路14のz(m、
n)に従って順次1走査線分のランダムアクセスメモl
J回路17のI(III、II)より読出し出力画信号
を変化点において反転する回路10へ出力する。まだ、
復号化走査線人力クロック25に同期して復号化走査線
入力画信号24をMR復号器19よりランダムアクセス
メモリのアドレス回路14のn(I、III)ニ従って
、順次1走査線分のランダムアクセスメモリ回路17の
n(■、m)へ書込む。まだ参照走査線出力クロック2
7に同期して参照走査線出力画信号26をランダムアク
セスメモリのアドレス回路14の■(■、r)に従って
、!@次I走査線分のランダムアクセスメモリ回路17
のII(II、I)より読出し、MR復号器19に出力
する。
これによりMR復号器】9は、1走査線分の画信号の復
号化を行う。I走査線分の符号化を終了するとMR復号
器19は、切替制御線20により出力クロック切替器1
3、入力クロック切替器15、出力画信号切替器16、
入力画信号切替器工8をアドレス回路14及びランダム
アクセスメモリ回路17が順次■→■→■と切替わるよ
うに切替えていき復号化する走査線を進めていく。
本発明のラインメモリ回路はこのように動作するので、
ファクシミリ2次元冗長度抑圧復号化を行うことができ
る。
なお、第2図で復号化走査線入力画信号24および、参
照走査線出力画信号26は、1本の線で示しているが、
例えば8ピツトや16ビツトの並列的な信号線であって
よいことはいう捷でもない。
以上説明したように本発明はランダムアクセスメモリ回
路より記録部等画信号の出力部へ画信号を出力する際K
、変化点により示された画信号を変化点において白と黒
とを反転し、白黒2値による画信号とするのでマイクロ
プロセッサやシーケンサのファームウェアによるMu復
号器は、復号化走査線画信号として変化点により示した
画信号をラインメモリ回路へ出力するだけでよいし、ま
た、ラインメモリ回路より入力する参照走査線画信号の
変化点アドレス検出の処理として、内部レジスタ内の画
信号を1ビットシフトして元画信号と排他的論理和をと
る等の処理を行う必要が々くなり、その分高速に動作で
きる利点がある。
【図面の簡単な説明】
第1図は従来のラインメモリにおける参照走査線の変化
点アドレス検出のための処理例を示す図、第2図は本発
明によるラインメモリ回路の一実施例の構成を示すブロ
ック図、第3図及び第4図は第2図における出力画信号
を変化点間おいて反転する回路1o及びMR符号器19
の動作説明のだめの図である。 1o・・・・・出力画信号を変化点において反転する回
路、11・・・°゛°゛°゛T°゛°゛Tフリツプフロ
ツプ・・・・・・Tフリップフロップのセットを行う制
御線、13・・・・・・・・・出力クロック切替器、1
4・・・・・・・・・ランダムアクセスメモリ回路のア
ドレス回路、】5・・・・・・・・・入力画信号切替器
、 16・・・・・・・・出力画信号切替器、 17・
・・・・・・・・ 1走査線分のランダムアクセスメモ
リ回路、 18・・・・・ 入力画信号切替器、 19
 ・・・・・・・MR復号器、 2o・・・・・・・・
切替器制御線、 21・・・・・・・・・画信号クロッ
ク、 22・・・・・・・・変化点により示された出力
画信号、 23・・・・・・・・・白黒2値で示された
出力画信号、 24・・・・・・・復号化走査線入力画
信号、 25 ・・・・・・・・復号化走査線入力クロ
ック、 26・・・・・・・・・参照走査線出力画信号
、27・・・・・・・・・参照走査線出力クロック。 第1図 第3図

Claims (1)

  1. 【特許請求の範囲】 1又は複数走査線分の画信号を蓄積することができる容
    量を有するランダムアクセスメモリド、出力信号を変化
    点において反転する回路と、MR復号器を有し、複数走
    査線分の画信号を蓄積することができるときは複数走査
    線のメモリを切替えて読み書きする手段と、 復号された変化点アドレスに対応するメモリの領域に変
    化点であること、その他の領域に変化点でないことを書
    込む手段と、 前記ランダムアクセスメモリに変化点により示畑れた1
    走査線の画信号を、参照ラインとして復号器へ出力する
    手段と、 前記ランダムアクセスメモリよシ出力されるl走査線の
    変化点により示された画信号を変化点において白と黒と
    を反転し白黒2値による画信号として記録部等画信号の
    出力部へ出力する手段とを具備することを特徴とするフ
    ァクシミリ2次元冗長度抑圧復号器用ラインメモリ回路
JP11556682A 1982-07-05 1982-07-05 フアクシミリ2次元冗長度抑圧復号器用ラインメモリ回路 Pending JPS596671A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11556682A JPS596671A (ja) 1982-07-05 1982-07-05 フアクシミリ2次元冗長度抑圧復号器用ラインメモリ回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11556682A JPS596671A (ja) 1982-07-05 1982-07-05 フアクシミリ2次元冗長度抑圧復号器用ラインメモリ回路

Publications (1)

Publication Number Publication Date
JPS596671A true JPS596671A (ja) 1984-01-13

Family

ID=14665720

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11556682A Pending JPS596671A (ja) 1982-07-05 1982-07-05 フアクシミリ2次元冗長度抑圧復号器用ラインメモリ回路

Country Status (1)

Country Link
JP (1) JPS596671A (ja)

Similar Documents

Publication Publication Date Title
JPH0134500B2 (ja)
JPH069375B2 (ja) 中間調画情報の符号化伝送方式
JPS596671A (ja) フアクシミリ2次元冗長度抑圧復号器用ラインメモリ回路
JPS5813067B2 (ja) シヨガデンソウホウシキ
KR910010225B1 (ko) 화상정보처리방법
JP2722432B2 (ja) 画像データ変換方法
JP3788566B2 (ja) 密度変換装置
JPS6342469B2 (ja)
JP2712426B2 (ja) 画像送信装置
JPH0371326A (ja) 画線付加装置
JPH04148292A (ja) 画像入力回路
JPS5779564A (en) Line-picture information conversion system
JPH10304205A (ja) 画像処理装置及び画像処理方法
JPH0311145B2 (ja)
JPS58103270A (ja) フアクシミリ装置
JPH06189097A (ja) ファクシミリ装置
JPS5812471A (ja) 画信号処理方式
JPH06189116A (ja) 画像情報処理装置
JPH02216977A (ja) 画情報処理回路
JPH01278176A (ja) 画像信号符号化回路
JPS6359264A (ja) 画像入力装置
JPH0131830B2 (ja)
JPH04307867A (ja) 画像処理装置およびその方法
JPH0528026B2 (ja)
JPS59104861A (ja) 画像処理装置