JPH06189116A - 画像情報処理装置 - Google Patents

Abstract

(57)【要約】 【目的】 低線密度の画像情報を、主走査方向および副
走査方向に、任意の倍率で拡大できる画像情報処理装置
を提供すること。 【構成】 まず、主、副走査方向拡大率レジスタ５、６
に、拡大率が設定される。次いで、制御回路７にスター
ト信号２３ａが入力され、入力画像信号がマルチプレク
サ１を介して７ラインバッファ２に７ライン分入力する
と、制御回路７は動作を開始する。該制御回路７は、前
記レジスタ５、６に設定された拡大率の加算結果の整数
部７ｂ1 、７ｃ1 を拡大処理ブロック４に送る。拡大処
理ブロック４は、該整数部７ｂ1 、７ｃ1 に応じた拡大
ブロックを選択し、レジスタマトリックス３に格納され
ている注目画素に対して拡大処理をする。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は画像情報処理装置に関
し、特に低線密度の画像情報を、主走査方向および副走
査方向に任意の倍率で拡大して、高線密度で記録出力す
ることができるようにした画像情報処理装置に関する。

【０００２】

【従来の技術】現在、一般に用いられているＧ３規格の
ファクシミリ装置では、８画素／ｍｍ×３．８５ライン
／ｍｍ（スタンダード）、および８画素／ｍｍ×７．７
ライン／ｍｍ（高解像度）の二つの解像度が使用されて
いる。

【０００３】一方、最近のファクシミリ装置では、より
高解像度で、線密度も大きくした装置が出現している。
例えば、Ｇ３ファクシミリ装置では、１６画素／ｍｍ×
１５．４ライン／ｍｍのものがあり、Ｇ４ファクシミリ
装置では、２００ｄｐｉ、２４０ｄｐｉ、３００ｄｐｉ
および４００ｄｐｉのうちの複数の解像度をもつものが
ある。

【０００４】従来、このような複数の解像度をもつファ
クシミリ装置には、より高解像度の記録装置が装備さ
れ、その解像度より低い解像度の画像情報を記録すると
きには、該画像情報を拡大して記録するようにしてい
る。これは、低い解像度の画像情報を拡大しないで高解
像度の記録装置でそのまま記録すると、画像が縮小され
て記録されてしまうためである。

【０００５】例えば、８画素／ｍｍ×３．８５ライン／
ｍｍ（スタンダード）の解像度で送られてきた画像情報
を、４００ｄｐｉの記録装置で記録すると、主走査方向
が約１／２に縮小され、副走査方向が約１／４に縮小さ
れる。このため、８画素／ｍｍ×３．８５ライン／ｍｍ
の解像度で送られてきた画像情報を、４００ｄｐｉの記
録装置で記録する場合には、受信した画像情報を、主走
査方向に約２倍に拡大し、副走査方向に約４倍に拡大す
ることが必要になる。

【０００６】低い解像度の画像情報を拡大して高解像度
の記録装置で記録することを開示した先行技術として、
例えば特開昭６２−２５５６５号公報、特開昭６２−６
０３５８号公報等がある。

【０００７】

【発明が解決しようとする課題】８画素／ｍｍ×３．８
５ライン／ｍｍ、あるいは８画素／ｍｍ×７．７ライン
／ｍｍの解像度で送られてきた原稿情報を、例えば４０
０ｄｐｉの記録装置で記録する場合、Ｂ４原稿をＡ４の
用紙に記録する場合、あるいはインチ・ミリの変換が発
生する場合等の時には、主走査方向および副走査方向と
も、整数倍ではなく少数を含む倍率で拡大または縮小を
することが必要になる。

【０００８】しかしながら、前記先行技術は、受信した
画像情報を副走査方向に２倍に拡大することについては
開示しているが、任意の整数倍、あるいは小数を含む倍
率で拡大または縮小をする処理については、何らの配慮
もされていなかった。

【０００９】本発明の目的は、前記した従来技術に鑑
み、低線密度の画像情報を、主走査方向および副走査方
向に、任意の倍率で拡大できる画像情報処理装置を提供
することにある。また、他の目的は、低線密度の画像情
報を、主走査方向および副走査方向に、任意の倍率で拡
大して、高線密度で記録出力でき、高品位の画像を再現
できる画像情報処理装置を提供することにある。

【００１０】

【課題を解決するための手段】前記目的を達成するため
に、本発明は、主、副走査方向の拡大率が設定される拡
大率設定手段と、主、副走査方向の各々に設けられ、加
算結果の小数部と前記拡大率とを加算する加算手段と、
加算結果の整数部を入力とし、該整数部に応じた拡大処
理を実行する拡大処理手段とを具備した点に特徴があ
る。

【００１１】

【作用】本発明によれば、加算結果の整数部に応じた、
主、副走査方向の拡大処理が選択されるので、任意の大
きさの拡大処理を実行することができる。

【００１２】

【実施例】以下に、図面を参照して、本発明を詳細に説
明する。図４は、本発明の画像情報処理装置を内蔵した
ファクシミリ装置のハード構成を示すブロック図であ
る。以下の実施例は、画像情報処理装置をファクシミリ
装置に適用したものであるが、本発明はこれに限定され
るものではない。

【００１３】図４において、１１はファクシミリ装置に
動作指示を行うパネル、１２はファクシミリ装置の全体
の動作を制御するＣＰＵ、１３はＣＰＵ１２が実行する
プログラムを内蔵するＲＯＭ、１４は該プログラムが使
用するワークエリアとなるＲＡＭである。また、１５は
送信原稿を読取り、２値画像データを出力する画像読取
装置、１６は該画像読取装置１５から出力された２値画
像データを符号データに変換する圧縮器、１７は相手フ
ァクシミリ装置と符号データの送受信を行う通信制御装
置である。

【００１４】さらに、１８は圧縮器１６から出力された
符号データおよび相手ファクシミリ装置から受信した符
号データを格納する蓄積メモリ、１９は該蓄積メモリ１
８から符号データを読み出して２値画像データに伸長す
る伸長器、２０は該伸長器１９から出力された２値画像
データを拡大補間処理する本発明の画像情報処理装置、
２１は該画像情報処理装置２０で拡大補間処理された２
値画像データを記録する画像記録装置である。２３は前
記の構成要素を接続するバスである。

【００１５】次に、図１を参照して、前記画像情報処理
装置２０を詳細に説明する。図１は該画像情報処理装置
２０の一実施例のブロック図を示す。なお、図４と同じ
符号は同一または同等物を示す。

【００１６】図１において、１はマルチプレクサ（ＭＵ
Ｘ）であり、前記伸長器１９から入力されてくる画像デ
ータ１９ａ、白（“０”）データ８および前ラインデー
タ２ａの三つのデータから一つを選択して、ラインバッ
ファ２に出力する。このラインバッファ２は、（２ｎ＋
１）ラインバッファ（ｎは正の整数）であり、本実施例
では７ラインバッファ（ｎ＝３）の例が示されている。
該ラインバッファ２は、補正対象となるラインとその前
後の３ラインの画像データを格納する。

【００１７】３は補正対象となるラインの注目画素の周
囲の画素を記憶する（２ｎ＋１）×（２ｎ＋１）レジス
タマトリックスである。本実施例では、ｎ＝３のレジス
タマトリックス、すなわち７×７レジスタマトリックス
が示されており、注目画素の周囲の４９画素を記憶す
る。４はｋ×ｌ（ｋは主走査方向拡大率、ｌは副走査方
向拡大率）の拡大処理を行う拡大処理ブロックであり、
本実施例では、ｋ＝ｌ＝６の拡大処理ブロックが示され
ている。該拡大処理ブロック４は、１×１から６×６ま
での拡大処理を行うことができる。

【００１８】５は主走査方向の拡大率を設定するレジス
タ、６は副走査方向の拡大率を設定するレジスタであ
る。７は前記マルチプレクサ１に入力してくる画像デー
タ、すなわち画像データ１９ａ、白データ８および前ラ
インデータ２ａを選択する選択信号を７ａ1 、主走査方
向、副走査方向の拡大率に応じて出力すると共に、拡大
処理ブロック４の中の拡大率の一つを選択する選択信号
７ｂ1 ，７ｃ1 を出力する。

【００１９】ここに、該前ラインデータ２ａはラインバ
ッファ２に格納されている７ライン分のデータから、各
ライン当り１ビットのデータを取出した７ビットのデー
タである。また、８は前記白（“０”）データである。

【００２０】次に、前記制御回路７の主要部の構成の一
具体例を、図２および図３を参照して説明する。図２は
副走査方向の制御部を示し、図３は主走査方向の制御部
を示す。なお、図２、図３中の図１と同符号は同一物を
示すので、説明を省略する。

【００２１】図２において、３１はページの先頭を示す
ページ先頭信号３６によりクリアされる副走査方向拡大
率ワークレジスタ、３２は加算器、３３は副走査方向拡
大ブロックブロック内位置カウンタ、３４は比較器であ
る。

【００２２】前記加算器３２は副走査方向拡大率レジス
タ６に予めセットされた拡大値と副走査方向拡大率ワー
クレジスタ３１に格納された値とを加算し、加算結果の
整数部は副走査方向拡大ブロック選択信号７ｂ1 として
前記拡大処理ブロック４（図１参照）に送出する。ま
た、前記加算結果の小数部は、前記副走査方向拡大率ワ
ークレジスタ３１に記憶される。

【００２３】例えば、前記副走査方向拡大率レジスタ６
に予めセットされた拡大値が１．７倍であれば、最初は
副走査方向拡大率ワークレジスタ３１はクリアされて０
であるから、加算器３２は１回目の加算で１．７を出力
し、整数部の１は副走査方向拡大ブロック選択信号７ｂ
1 として前記拡大処理ブロック４に送出される。一方小
数部の０．７は前記副走査方向拡大率ワークレジスタ３
１に格納される。

【００２４】次に、２回目の加算結果は２．４になるの
で、整数部の２は副走査方向拡大ブロック選択信号７ｂ
1 として前記拡大処理ブロック４に送出され、小数部の
０．４は前記副走査方向拡大率ワークレジスタ３１に格
納される。以下、同様の動作が行われ、加算器３２から
出力される整数部の値は、順次、２、１、２、２、１、
２、…となる。

【００２５】前記拡大処理ブロック４はこの整数部のデ
ータに応じた副走査方向の拡大ブロックを選択するの
で、画像データは平均すると約１．７倍の拡大処理をさ
れることになる。

【００２６】次に、図３により、主走査方向の制御部の
構成を説明する。図において、４１は主走査方向拡大率
ワークレジスタ、４２は加算器、４３は主走査方向拡大
ブロックブロック内位置カウンタ、４４は比較器であ
る。

【００２７】前記主走査方向拡大率ワークレジスタ４１
は１ラインの先頭を示すライン先頭信号３５によりクリ
アされる。主走査方向拡大率レジスタ５には、主走査方
向の拡大率が予めセットされる。加算器４２の動作は前
記加算器３２の動作と同じであるから、説明を省略す
る。

【００２８】次に、図２および図３の副走査方向拡大ブ
ロックブロック内位置カウンタ３３、主走査方向拡大ブ
ロックブロック内位置カウンタ４３、比較器３４および
４４の動作について、図５のデータ例を参照して説明す
る。図５の５０は前記レジスタマトリックス３に一時的
に格納されたデータ例を示し、５１は拡大処理されたデ
ータが一時的に格納されるメモリエリアを示している。

【００２９】該副走査方向拡大ブロックブロック内位置
カウンタ３３にはライン先頭信号３５が入力し、前記主
走査方向拡大ブロックブロック内位置カウンタ４３には
１画素出力信号４５が入力する。なお、該ライン先頭信
号３５および１画素出力信号４５は、図４の伸長器１９
から画像情報処理装置２０に画像データ１９ａを出力す
る時に使用されるライン同期信号、ビット同期信号とは
異なる信号である。

【００３０】さて、いま主走査方向の整数部７ｃ1 が
「３」で、副走査方向の整数部７ｂ1が「２」であった
とすると、図５のデータ５１の注目画素ｄ４は主走査方
向に３倍、副走査方向に２倍に拡大されることになる。
この拡大された画像情報を格納するメモリエリア５１の
アドレスとなるのが、図２、図３の副走査方向拡大ブロ
ックブロック内位置７ｂ2 および主走査方向拡大ブロッ
クブロック内位置７ｃ2である。

【００３１】図３により説明すると、整数部７ｃ1 が
「３」であるので、比較器４４のＡ端子には３が入力し
ている。主走査方向拡大ブロックブロック内位置カウン
タ４３は１画素出力信号４５が入力するとカウントアッ
プし、カウント出力は主走査方向拡大ブロックブロック
内位置７ｃ2 として出力される。この具体例では、該カ
ウント出力が３になると比較器４４は一致信号７ａ2 を
出力するので、主走査方向拡大ブロックブロック内位置
７ｃ2 としては、１、２、３が順次出力され、該出力
は、図５に示されているように、画像の拡大データを格
納するメモリエリア５１の主走査方向のアドレスとな
る。

【００３２】同様に、図３の副走査方向拡大ブロックブ
ロック内位置７ｂ2 としては、１、２が出力され、図５
に示されているように、画像の拡大データを格納するメ
モリエリア５１の副走査方向のアドレスとなる。

【００３３】次に、本実施例の全体の動作を、図６およ
び図７を参照して説明する。まず、拡大処理が起動され
る前に、図１のマルチプレクサ１は白データ８を選択
し、７ラインバッファ２の全部に白データが格納され
る。すなわち、７ラインバッファ２はクリアされる。

【００３４】拡大処理をする時には、ＣＰＵ１２は前記
主走査方向拡大率レジスタ５および副走査方向拡大率レ
ジスタ６に、拡大率を設定し、スタート信号２３ａが画
像情報処理装置２０に出力する。そうすると、マルチプ
レクサ１は入力画像データ選択信号７ａ1 にしたがっ
て、入力画像データ１９ａを７ラインバッファ２に順次
読み込む。

【００３５】７ラインバッファ２に入力画像データ１９
ａが４ライン分格納されると、拡大処理が開始される。
図６(a) は前記７ラインバッファ２に白データ３ライン
分を含む７ライン分の画像データが格納された状態を示
している。

【００３６】開始直後に、前記副走査方向拡大率ワーク
レジスタ３１はページ先頭信号によりクリアされ、また
前記主走査方向拡大率ワークレジスタ４１はライン先頭
信号３５によりクリアされる。

【００３７】次に、図３の加算器４２に動作開始信号
（トリガ信号）７ａ2 が入力する。これにより、加算器
４２は前記主走査方向拡大率レジスタ５に設定された拡
大率と主走査方向拡大率ワークレジスタ４１の値とを加
算し、その整数部７ｃ1 を主走査方向拡大ブロック選択
信号として拡大処理ブロック４に送る。また、図２の加
算器３２にも動作開始信号（トリガ信号）７ａ1 が入力
する。これにより、加算器３２は前記副走査方向拡大率
レジスタ６に設定された拡大率と副走査方向拡大率ワー
クレジスタ３１の値とを加算し、その整数部７ｂ1 を副
走査方向拡大ブロック選択信号として拡大処理ブロック
４に送る。

【００３８】該拡大処理ブロック４は前記主、副走査方
向拡大ブロック選択信号７ｂ1 ，７ｃ1 を受けると、拡
大処理ブロックを選択する。例えば、前記主、副走査方
向拡大ブロック選択信号がそれぞれ３、２であれば、拡
大処理ブロック４は３×２の拡大処理ブロックを選択す
る。

【００３９】次に、図３の主走査方向拡大ブロックブロ
ック内位置カウンタ４３に、図７に示されているような
１画素出力信号４５が次々と入力すると、主走査方向拡
大ブロックブロック内位置７ｃ2 は１、２、３と１ずつ
増加し、３になると比較器が一致信号７ａ2 を出力す
る。

【００４０】この信号７ａ2 は前記加算器４２のトリガ
信号になると共に、主走査方向拡大ブロックブロック内
位置カウンタ４３のクリア信号にもなる。よって、前記
一致信号７ａ2 が出力されると、加算器４２は加算動作
を行い、また主走査方向拡大ブロックブロック内位置カ
ウンタ４３はクリアされる。

【００４１】前記一致信号７ａ2 は前記７ラインバッフ
ァ２およびレジスタマトリックス３にも入力される。そ
うすると、該７ラインバッファ２は７ライン分の各１ビ
ットを並列的にシフトする。このシフトにより７ビット
のデータ２ａがマルチプレクサ１を通って７ラインバッ
ファ２の先頭に移される。この時の様子を、図６の(c)
に示す。

【００４２】また、前記動作と同時に、レジスタマトリ
ックス３内に新たな７ビットのデータが取込まれ、古い
７ビットのデータは消去される。この様子は、図６の
(b) に示されている。この結果、注目画素は、ｄ４から
ｄ５に変えられる。

【００４３】以上の動作が繰返されて、１ライン分の処
理が終わると、図７に示されている２つ目のライン先頭
信号７１が、図２の副走査方向拡大ブロックブロック内
位置カウンタ３３に入力する。該副走査方向拡大ブロッ
クブロック内位置カウンタ３３に２つ目のライン先頭信
号７１が入力すると、比較器３４から一致信号７ａ1が
出力される。この信号７ａ1 は加算器３２にトリガ信号
として入り、前記カウンタ３３にクリア信号として入る
と共に、マルチプレクサ１（図１参照）にも選択信号と
して入力する。

【００４４】マルチプレクサ１に選択信号７ａ1 が入力
すると、該マルチプレクサ１は一定期間、入力画像デー
タ１９ａを選択する。これによって、入力画像データ１
９ａは１ライン分、７ラインバッファ２に取り込まれ
る。この時、７ラインバッファ２中の一番古い１ライン
分の画像データは消去される。この様子は、図６の(d)
に示されている。

【００４５】拡大処理ブロック４は前記図２、図３の整
数部７ｂ1 、７ｃ1 により拡大処理ブロックを選択され
ると、前記レジスタマトリックス３に格納されている７
×７ビットの画素のうちの注目画素に対して拡大処理を
実行する。この実行により拡大された画素データは、前
記主、副走査方向拡大ブロックブロック内位置７ｃ2、
７ｂ2 で決定されるアドレスに格納される。

【００４６】以上の説明から明らかなように、本実施例
によれば、画像情報を主、副走査方向に整数倍に拡大で
きるのは勿論のこと、小数を含む拡大率の拡大も容易に
行うことができる。よって、本発明をファクシミリ装置
に応用すると、低線密度で受信した画像情報を、解像度
の高い記録装置で再生することが可能となり、高品位の
画像を再生することができるようになる。

【００４７】

【発明の効果】以上の説明から明らかなように、本発明
によれば、画像情報を任意の倍率に拡大処理することが
できるという効果がある。

【図面の簡単な説明】

【図１】 本発明の一実施例のブロック図である。

【図２】 図１の制御回路において、副走査方向の処理
を行う部分のブロック図である。

【図３】 図１の制御回路において、主走査方向の処理
を行う部分のブロック図である。

【図４】 本発明を適用されたファクシミリ装置のハー
ド構成を示すブロック図である。

【図５】 主、副走査方向拡大ブロックブロック内位置
７ｃ2 、７ｂ2 の技術的意味を説明する説明図である。

【図６】 図１の動作を説明するための説明図である。

【図７】 図１の要部の信号のタイミングチャートであ
る。

【符号の説明】

１…マルチプレクサ、２…７ラインバッファ、３…レジ
スタマトリックス、４…拡大処理ブロック、５…主走査
方向拡大率レジスタ、６…主走査方向拡大率レジスタ、
７…制御回路。

───────────────────────────────────────────────────── フロントページの続き (72)発明者 小原 丈典 埼玉県岩槻市府内３丁目７番１号 富士ゼ ロックス株式会社内

Claims (2)

【特許請求の範囲】
1. 【請求項１】 主、副走査方向の拡大率が設定される拡
   大率設定手段と、 主、副走査方向の各々に設けられ、加算結果の小数部と
   前記拡大率とを加算する加算手段と、 加算結果の整数部を入力とし、該整数部に応じた拡大処
   理を実行する拡大処理手段とを具備したことを特徴とす
   る画像情報処理装置。
2. 【請求項２】 請求項１記載の画像情報処理装置におい
   て、 １画素出力信号をカウントする主走査方向拡大ブロック
   ブロック内位置カウンタと、 ライン先頭信号をカウントする副走査方向拡大ブロック
   ブロック内位置カウンタと、 前記各加算結果の整数と、前記各カウンタのカウント値
   とを比較する比較手段とを具備し、 前記比較手段の一致信号で前記各カウンタをクリアする
   と共に、前記各カウンタのカウント値を前記拡大処理さ
   れたデータを記憶するメモリエリアのアドレスとするよ
   うにしたことを特徴とする画像情報処理装置。