JPS634749B2 - - Google Patents

Description

【発明の詳細な説明】 本発明は、フアクシミリ装置等におけるラスタ
走査型読取装置によつて得られた白，黒２値の画
信号を処理する画信号処理方式に係り、特に再生
画像における主走査方向の罫線から毛羽状の突出
部を除去することができる画信号処理方式に関す
るものである。

例えば、フアクシミリ装置によつて送信される
原稿には、第１図のような罫線の入つた原稿が多
く見られる。そして、前記罫線がフアクシミリ装
置の読み取り部で読み取られた場合、この読み取
り部から出力される画信号は、それに対応する受
信画に変換して表現すると、例えば第２図のよう
になり、Ｄ，Ｅ，Ｆのような毛羽状の突出部が生
じることが多い（第２図において、斜線を付され
た１つのマスが１つの黒画素を示す）。

しかるに従来のフアクシミリ装置においては、
第４図のように、読み取り部１から第２図のごと
き画信号をそのまま帯域圧縮部２へ送つていたの
で、前記毛羽状突出部がそのまま受信画に現わ
れ、見た目を悪くするとともに、前記毛羽状突出
部が帯域圧縮部２における画信号の圧縮率を悪化
させる欠点があつた。

これに対して、隣接する縦横数ビツト内に存在
する黒画素の凹凸を除去する方法を利用すること
も考えられる。しかし、この方法によれば、確か
に罫線上の凹凸も除去しうるものの、逆に細かい
文字又は図形の細部を一律に平滑化してしまうた
め高精細な画質の再現性を損う場合も生じうる。

本発明はこれらの点に鑑みて罫線についてのみ
直線性を出すべくなされたもので、主走査方向の
罫線を読み取つた場合の画信号に生ずる前記毛羽
状突出部を例えば第３図のように除去し、画質の
向上および画信号の帯域圧縮率の向上を図ること
ができる画信号処理方式を提供することを目的と
する。

本発明による画信号処理方式は、具体的にはラ
スタ走査型読取装置によつて得られた白，黒２値
の画信号を処理する画信号処理方式において、前
記画信号の連続する３ラインを順次取り出し、こ
の３ライン中の最先のラインまたは最後のライン
にＮ個以上連続する黒画素が存在し、かつその３
ライン中の真中のラインのうちの前記連続する黒
画素と同一の区間に黒画素が存在し、しかも前記
最先のラインまたは前記最後のラインのうちの前
記真中のラインの前記黒画素と同一番目の画素が
白画素である場合は、前記真中のラインの前記黒
画素を白画素に変更するものである。

以下本発明を図面に示す実施例に基づいて説明
する。

第５図において、画信号処理回路３は、読み取
り部１から出力される原画信号ｅを入力し、この
原画信号ｅから前記毛羽状突出部を除去した補正
画信号ｆを作成し、帯域圧縮部２へ送出する。

第６図は、主走査方向の罫線および副走査方向
の罫線を読み取り部１が読み取つたときの原画信
号ｅの一例を、それに対応する画像に変換して表
現したものであり、斜線を付された１つのマスが
１ドツトの黒画素を示している。同図においてＧ
は主走査方向の２ドツト幅の罫線、Ｈ，Ｉ，Ｊは
副走査方向の罫線、Ｋ，Ｌは１ドツトの毛羽状突
出部、Ｍ，Ｎは２ドツトの毛羽状突出部である。

前記副走査方向の罫線Ｈ，Ｉ，Ｊは除去してな
らないのは言うまでもない。また、統計的に見る
と、Ｍ，Ｎのような２ドツト以上の毛羽状突出部
は発生する確率が少ないので、本方式では、Ｋ，
Ｌのような１ドツトのみの毛羽状突出部を除去す
る。

第７図ないし第９図は本実施例における前記画
信号処理回路３の構成を示すブロツク図および回
路構成図である。第７図において、４は原画信号
入力端子であり、前記読取部１から出力される原
画信号ｅを入力する。５は原画信号ｅの１ライン
終了毎に、０→１→２→３→０→……とカウント
する４進のラインカウンタ、６は原画信号入力端
子４から入力する原画信号ｅをデータ入力とし、
ラインカウンタ５の出力をセレクト入力するデマ
ルチプレクサ、７ａ，７ｂ，７ｃ，７ｄはそれぞ
れラインメモリであり、デマルチプレクサ６の４
つの出力をそれぞれデータ入力とする。８ａ，８
ｂ，８ｃ，８ｄは主走査方向の罫線を検出するた
めの黒画素カウンタであり、デマルチプレクサ６
を通して各ラインメモリ７ａ〜７ｄにそれぞれ書
き込まれる１ライン毎の原画信号ｅ中に黒画素が
連続して何ドツト出現するかをカウントし、黒画
素がＮビツト連続したならば、それぞれキヤリー
ｇ，ｈ，ｉ，ｊを出力する。以下の説明では、仮
にＮをB4画面のドツト数2048の半分である1024
と設定したものとして説明するが、このＮは適当
に選択することができる。９ａ，９ｂ，９ｃ，９
ｄはフリツプ・フロツプであり、それぞれ黒画素
カウンタ８ａないし８ｄのキヤリーｇ〜ｊにより
セツトされる。１０ａ，１０ｂ，１０ｃ，１０ｄ
はレジスタであり、各ライン７ａ〜７ｄに書き込
まれる１ラインの原画信号ｅの中に1024以上連続
して黒画素が存在した場合、その最初の黒画素の
アドレス（以下、スタート．アドレスと記す）を
それぞれ一時保持する。１１ａ，１１ｂ，１１
ｃ，１１ｄもレジスタであり、各ライン７ａ〜７
ｄに書き込まれる１ラインの原画信号ｅの中に
1024以上連続して黒画素が存在する場合、その最
後の黒画素のアドレス（以下エンド・アドレスと
記す）をそれぞれ一時保持する。１２は補正画信
号作成回路であり、ラインメモリ７ａ〜７ｄ、フ
リツプ・フロツプ９ａ〜９ｄ、およびレジスタ１
０ａ〜１０ｄ，１１ａ〜１１ｄの出力を入力とし
て、補正画信号ｆを作成し、出力する。この補正
画信号作成回路１２のより具体的な構成は第８図
および第９図に示される。

次に、まず第７図について本実施例の動作を説
明する。ラインカウンタ５が原画信号ｅの１ライ
ン毎にカウント・アツプすることにより、デマル
チプレクサ６の出力が１ライン毎に順次選択され
るので、原画信号ｅは１ライン毎に順次ラインメ
モリ７ａ〜７ｄに書き込まれて行く。そして、７
ａ〜７ｄのうちの１つのラインメモリに、あるラ
インの原画信号ｅが書き込まれている間、残りの
３つのラインメモリから、前記書き込みが行われ
ているラインより１〜３ライン前の原画信号ｅが
読み出される。

一方、各ラインメモリ７ａ〜７ｄに書き込まれ
る１ラインの原画信号ｅ中に1024以上連続する黒
画素が存在する場合には、対応する黒画素カウン
タ８ａ〜８ｄからキヤリーｇ〜ｊが出力され、対
応するフリツプ・フロツプ９ａ〜９ｄがセツトさ
れるので、原稿に主走査方向の罫線が存在すれ
ば、この罫線を読み取つた原画信号ｅのラインを
書き込まれたラインメモリ７ａ〜７ｄに対応する
フリツプ・フロツプ９ａ〜９ｄがセツトされる。

補正信号作成回路１２は、７ａ〜７ｄのうちの
書き込み中でない３つのラインメモリから読み出
される３ラインの原画信号ｅのうちの真中のライ
ンを、残りの２つのラインの内容、および９ａ〜
９ｄ，１０ａ〜１０ｄ，１１ａ〜１１ｄのうちの
前記残りの２つのラインに対応するフリツプ・フ
ロツプおよびレジスタの出力を参照して、補正画
信号ｆに変換する。すなわち、前記真中のライン
に１ドツトの毛羽状突出部が存在すれば、それを
除去したものを補正信号ｆとして出力する。

前記第８図は、ラインメモリ７ｄに書き込みが
行われる一方、他のラインメモリ７ａ〜７ｃから
読み出しが行われ、そのうちのラインメモリ７ｂ
から読み出されるラインが補正画信号ｆに変換さ
れる場合の前記補正画信号作成回路１２と他の回
路との接続関係を示す。次に、この第８図につい
て説明する。

１３はラインメモリ７ａ〜７ｃの読み出しアド
レス・カウンタである。１４〜１７はコンパレー
タである。前記コンパレータ１４は読み出しアド
レス・カウンタ１３から出力されるアドレスとレ
ジスタ１０ａから出力されるスタート・アドレス
とを比較し、両者が一致したときにその出力を
“１”とする。前記コンパレータ１５は、読み出
しアドレス・カウンタ１３から出力されるアドレ
スとレジスタ１１ａから出力されるエンド・アド
レスとを比較し、両者が一致したときにその出力
を“１”とする。前記コンパレータ１６は、読み
出しアドレス・カウンタ１３から出力される読み
出しアドレスとレジスタ１０ｃから出力されるス
タート・アドレスとを比較し、両者が一致したと
きにその出力を“１”とする。前記コンパレータ
１７は、読み出しアドレス・カウンタ１３から出
力される読み出しアドレスとレジスタ１１ｃから
出力されるエンド・アドレスとを比較し、両者が
一致したときにその出力を“１”とする。１８は
フリツプ・フロツプであり、コンパレータ１４の
出力が“１”になるセツトされ、コンパレータ１
５の出力が“１”になるとリセツトされる。１９
もフリツプ・フロツプであり、コンパレータ１６
の出力が“１”になるとセツトされ、コンパレー
タ１７の出力が“１”になるとリセツトされる。
２０はフリツプ・フロツプ９ａ，９ｃのＱ出力を
入力とする２入力ORゲート、２１はフリツプ・
フロツプ９ｂのＱ出力を入力とするインバータ、
２２はORゲート２０およびインバータ２１の出
力を入力とする２入力ANDゲートである。２３
はフリツプ・フロツプ９ａおよび１８のＱ出力を
入力とする２入力ANDゲート、２４はフリツ
プ・フロツプ９ｃおよび１９のＱ出力を入力とす
る２入力ANDゲート、２５はANDゲート２３お
よび２４の出力を入力とする２入力ORゲートで
ある。

２６はANDゲート２２の出力およびORゲート
２５の出力を入力とするANDゲートである。２
７はデマルチプレクサであり、ラインメモリ７ｂ
から読み出されるラインの原画信号ｅをデータ入
力とし、ANDゲート２６の出力をセレクト入力
とする。

２８は黒信号を選択的に除去する黒信号除去回
路であり、その具体的構成は第９図に示され、デ
マルチプレクサ２７の出力のうちのセレクト入力
が“１”のときに選択される出力ｋ１をデータ入
力とし、ラインメモリ７ａ，７ｃから読み出され
る原画信号ｅのラインを制御入力とする。２９は
デマルチプレクサ２７のうちのセレクト入力が
“０”の場合に選択される出力ｋ０を一方の入力
とし、黒信号除去回路２８の出力を他方の入力と
するORゲートである。そして、このORゲート
２９の出力から補正画信号ｆが得られる。

次に、前記黒信号除去回路２８の具体的な構成
を第９図により説明する。

３０はラインメモリ７ａ，７ｃから読み出され
る原画信号ｅのラインを入力とする２入力AND
ゲートである。３１はセレクタであり、そのセレ
クト入力が“１”のときに選択される入力L₁に
はデマルチプレクサ２７の出力ｋ１が入力される
一方、そのセレクタ入力が“０”のときに選択さ
れる入力L₂には常に“０”が入力され、さらに
セレクト入力にはANDゲート３０の出力が入力
される。そして、このセレクタ３１の出力が黒白
変換回路２８の出力となる。

次に、ラインメモリ７ｄに原画信号ｅのあるラ
インが現在書き込まれており、かつこのときライ
ンメモリ７ａ〜７ｃから読み出される３本のライ
ンのビツト・パターンが第１０図ようなものであ
る場合を例として、第８図および第９図の回路の
動作を説明する。

第１０図において、ラインメモリ７ａに書き込
されているラインは、主走査方向の罫線を読み取
つたラインであり、“４”をスタート・アドレス
とし、“2044”をエンド・アドレスとする1024画
素以上連続する黒画素が存在する（Ｐはその最初
の黒画素を示し、Ｑはその最後の黒画素を示す）。
また、ラインメモリ７ｂ，７ｃに書き込まれてい
るラインには、1024以上連続する黒画素は存在せ
ず、副走査方向の罫線を読み取つた黒画素Ｒ，Ｓ
が存在する。

さらに、ラインメモリ７ｂに書き込まれている
ラインには、１ドツトの毛羽状突出部を形成する
黒画素Ｔが存在する。

したがつて、ラインメモリ７ａに対応するフリ
ツプ・フロツプ９ａはセツトされている一方、ラ
インメモリ７ｂ，７ｃに対応するフリツプ・フロ
ツプ９ｂ，９ｃはリセツトされており、このた
め、ANDゲート２２のANDがとられている。ま
た、ラインメモリ７ａに対応するレジスタ１０
ａ，１１ａには、それぞれスタート・アドレス
“４”、エンド・アドレス“2044”が保持されてい
る。

このような状態において、読み出しアドレス・
カウンタ１３が動き出し、ラインメモリ７ａ〜７
ｃからそれぞれ各ラインの読み出しが行われて行
き、カウンタ１３の出力値が“４”になると、コ
ンパレータ１４の出力が“１”となるので、フリ
ツプ・フロツプ１８がセツトされる。また、その
後カウンタ１３の出力値が“2044”になると、コ
ンパレータ１５の出力が“１”となるので、前記
フリツプ・フロツプ１８はリセツトされる。

したがつて、カウンタ１３の出力値が“４”か
ら“2044”までの間の値をとつているとき、すな
わちラインメモリ７ｂから第１０図のＵからＸま
での画素の読み出しが行われている間だけ、
ANDゲート２３の出力、ひいてはANDゲート２
６の出力が“１”となる。

そして、それ以外の間は、ANDゲート２６の
出力は“０”となり、この間は、デマルチプレク
サ２７の出力ｋ０が選択され、ラインメモリ７ｂ
から読み出される原画信号ｅはデマルチプレクサ
２７およびORゲート２９を通してそのまま補正
画信号ｆとして出力される。このことは、ライン
メモリ７ｂに書き込まれているラインのうち、ラ
インメモリ７ａに書き込まれている主走査方向の
罫線と同一区間でない部分は、そのまま補正画信
号ｆとして出力されることを意味する。

一方、最初に述べたANDゲート２６の出力が
“１”となつている間は、デマルチプレクサ２７
の出力ｋ１が選択されるので、ラインメモリ７ｂ
から読み出される原画信号ｅはデマルチプレクサ
２７を通して黒信号除去回路２８のセレクタ３１
の入力L₁に入力される。そして、この場合は、
ラインメモリ７ｂから黒画素Ｒのような副走査方
向の罫線に属する黒画素（または２ドツト以上の
毛羽状突出部に属する黒画素）が読み出されたと
きには、ラインメモリ７ａおよび７ｃからも黒画
素が読み出され、ANDゲート３０の出力が“１”
となるため、セレクタ３１の入力L₁が選択され
るので、前記黒画素Ｒ等は除去されることなくそ
のまま補正画信号ｆとして出力される。

しかるに、ラインメモリ７ｂから第１０図の黒
画素Ｔのような１ドツトの毛羽状突出部が読み出
される場合には、ラインメモリ７ｃからは白画素
が読み出されるので、ANDゲート３０の出力が
“０”となり、セレクタ３１の出力L₀が選択され
るため、前記画素Ｔ等の１ドツトの毛羽状突出部
を形成する黒画素に対しては白信号がセレクタ３
１から出力される。

すなわち、補正画信号ｆにおいては、１ドツト
の毛羽状突出部は除去される。

また、ラインメモリ７ｂから白画素の信号が読
み出される場合は、ANDゲート３０の出力が
“１”または“０”のいずれになる場合も、補正
画信号ｆは白信号となり、結果的に原画信号ｅが
そのまま補正画信号ｆとなる。

以上のような動作が行われることにより、結
局、原画信号ｅから１ドツトの毛羽状突出部のみ
を除去し、副走査方向の罫線等はそのまま残存さ
せた画信号が修正画信号ｆとして得られることに
なる。

なお、第１０図では、ラインメモリ７ａに主走
査方向の罫線を読み取つたラインが書き込まれて
いる場合を示したが、ラインメモリ７ｃに主走査
方向の罫線を読み取つたラインが書き込まれてい
る場合にも、同様の動作が行われて、ラインメモ
リ６に書き込まれているラインから毛羽状突出部
が除去される。

また、第８図および第９図はラインメモリ７ｄ
に書き込みが行われる一方、他のラインメモリ７
ａ〜７ｃから読み出しが行われる場合の補正画信
号作成回路１２と他の回路との接続関係を示して
いるが、ラインメモリ７ａ〜７ｄへの書き込みお
よびそれらからの読み出しが、他の組合せで行わ
れる場合においても、その組合せに対応するよう
に前記接続関係が切り換えられることにより、前
記同様の動作が行われる。

以上の説明から明らかなように本発明よる画信
号処理方式は、順次書き込みが行われる４個のラ
インメモリと、前記ラインメモリのうち書込中で
ない３個（（ｎ−１）ライン目，ｎライン目，（ｎ
＋１）ライン目）のラインメモリから択一的に読
み出しを行う読出手段と、前記（ｎ−１）ライン
目又は（ｎ＋１）ライン目の所定値以上の連続黒
ビツト（罫線）の存在を検出する罫線検出手段
と、前記ｎライン目の所定値以下の羽毛状黒ビツ
トを検出する突起部検出手段と、前記（ｎ−１）
ライン目又は（ｎ＋１）ライン目に前記罫線が存
在しｎライン目に所定値以下の前記羽毛状黒ビツ
トが存在し且つ前記（ｎ＋１）ライン目又は（ｎ
−１）ライン目の前記羽毛状黒ビツトに対応する
ビツトが白ビツトである場合に前記読出手段の出
力の前記羽毛状黒ビツトを白ビツトに変更する補
正手段とを具備する画信号処理方式であり、数ビ
ツト単位で微視的に黒ビツトの凹凸を除去するも
のでないため、細かい文字又は図形の細部を一律
に平滑化することなく直線的な罫線を得ることが
できるという効果を有するものである。

【図面の簡単な説明】

第１図は罫線入りの原稿の平面図、第２図は主
走査方向の罫線を読み取つた場合の画信号に生ず
る毛羽状突出部を説明するための模式図、第３図
は第２図から毛羽状突出部を除去した状態を説明
するための模式図、第４図は従来のフアクシミリ
装置を示すブロツク図、第５図は本発明による画
信号処理方式を用いたフアクシミリ装置のブロツ
ク図、第６図は主走査方向および副走査方向の罫
線を読み取つた画信号を説明する模式図、第７図
は本発明による画信号処理方式の一実施例のブロ
ツク図、第８図は補正画信号の作成回路の具体的
構成および他の回路との接続関係を示す回路構成
図、第９図は黒信号除去回路具体的構成および他
の回路との接続関係を示す回路構成図、第１０図
は前記実施例におけるラインメモリに書き込まれ
た原画信号のビツト・パターンを説明するための
模式図である。 ３……画信号処理回路、４……原画信号入力端
子、５……ラインカウンタ、６……デマルチプレ
クサ、７ａ〜７ｄ……ラインメモリ、８ａ〜８ｄ
……黒画素カウンタ、１０ａ〜１０ｄ，１１ａ〜
１１ｄ……レジスタ、１２……補正画信号作成回
路、１３……読み出しアドレス・カウンタ、１４
〜１７……コンパレータ、２７……デマルチプレ
クサ、２８……黒信号除去回路、３１……セレク
タ。

Claims (1)

【特許請求の範囲】
1. １ 順次書き込みが行われる４個のラインメモリ
   と、前記ラインメモリのうち書込中でない３個
   （（ｎ−１）ライン目，ｎライン目，（ｎ＋１）ラ
   イン目）のラインメモリから択一的に読み出しを
   行う読出手段と、前記（ｎ−１）ライン目又は
   （ｎ＋１）ライン目の所定値以上の連続黒ビツト
   （罫線）の存在を検出する罫線検出手段と、前記
   ｎライン目の所定値以下の羽毛状黒ビツトを検出
   する突起部検出手段と、前記（ｎ−１）ライン目
   又は（ｎ＋１）ライン目に前記罫線が存在しｎラ
   イン目に所定値以下の前記羽毛状黒ビツトが存在
   し且つ前記（ｎ＋１）ライン目又は（ｎ−１）ラ
   イン目の前記羽毛状黒ビツトに対応するビツトが
   白ビツトである場合に前記読出手段の出力の前記
   羽毛状黒ビツトを白ビツトに変更する補正手段と
   を具備する画信号処理方式。