JP3211515B2

JP3211515B2 - 画像縮小処理方法

Info

Publication number: JP3211515B2
Application number: JP25365093A
Authority: JP
Inventors: 賢一園部; 利文中村; 達久鈴木; 智一金子; 丈典小原; 真史浅田
Original assignee: Fuji Xerox Co Ltd; Fujifilm Business Innovation Corp
Current assignee: Fujifilm Business Innovation Corp
Priority date: 1993-09-17
Filing date: 1993-09-17
Publication date: 2001-09-25
Anticipated expiration: 2016-09-25
Also published as: JPH0787308A

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は画像縮小処理方法およ
び装置に関し、特に、原画像の細線を消すことなく、か
つ白画素を潰すことなく、原画像を縮小することができ
る画像縮小処理方法および装置に関する。

【０００２】

【従来の技術】近年、画像データを処理して再生する装
置、例えばファクシミリ装置、プリンタ等においては、
高画質化が進んでいる。ファクシミリ装置においても、
３００ｓｐｉとか４００ｓｐｉといった高精度の読取り
装置が使用されるようになってきている。しかしなが
ら、ファクシミリ装置の解像度はＣＣＩＴＴの勧告によ
り、８ドット／ｍｍ×３．８５ライン／ｍｍ（標準）
と、８ドット／ｍｍ×７．７ライン／ｍｍ（ファイン）
が標準として規定されており、これらの解像度が主流に
なっている。したがって、３００ｓｐｉあるいは４００
ｓｐｉの高解像度で読取った画像データを送信する場合
には、解像度変換をすることが必要になる。この解像度
変換の時に、画像データの縮小処理が必要になり、従来
では、間引き処理や、複数本のラインの論理和（ＯＲ）
処理等が行われている。

【０００３】

【発明が解決しようとする課題】間引き処理により画像
データの縮小処理を行うと、データの内容とは無関係に
間引きが行われるため、細線が欠落する場合が起きる。
例えば、副走査方向のラインの間引きを行うと、該副走
査方向の細線が欠落することがある。この問題を解決す
るために、特開平１−１５２８６８号公報では、ライン
間引きに際し、間引きラインを前ラインあるいは後ライ
ンと比較し、間引きラインの黒データを該比較ラインに
移植することにより、間引きラインの細線の欠落を防止
するようにした技術が開示されている。しかしながら、
この従来技術では、小白画素を潰してしまうという問題
がある。

【０００４】一方、複数本のラインの論理和を取って画
像データ縮小しようとすると、細線が消えたり、線が相
対的に太くなる場合があるという問題がある。例えば、
図１３に示されているように、「田」という原画データ
があった場合に、これを論理和処理により、縦、横およ
び縦横に１／２倍に縮小すると、同図の(a) 、(b) およ
び(c) に示されているように、細線が消えたり、線が相
対的に太くなるという不具合が生じる。

【０００５】本発明の目的は、前記した従来技術の問題
点を除去し、細線が消えたり、小白画素を潰すことのな
い画像縮小処理方法および装置を提供することにある。

【０００６】

【課題を解決するための手段】前記目的を達成するため
に、本発明は、主走査方向に１／２に縮小する画像縮小
処理方法であって、縮小の対象となる主走査方向の隣
接する注目画素をａ、ｂとし、該注目画素の左隣りの画
素を参照画素ｃとする時、主走査方向の注目画素ａ、ｂ
のパターンが黒、白であれば参照画素ｃを参照し、該参
照画素ｃが黒であれば注目画素ａ、ｂを白に縮小し、該
参照画素ｃが白であれば注目画素ａ、ｂを黒に縮小し、
上記以外の場合には参照画素ｃを参照せずに、注目画素
ａ、ｂの論理和出力を縮小画像とすることにより、主走
査方向の細線保存縮小を可能にした点に特徴がある。

【０００７】また、副走査方向に１／２に縮小する画像
縮小処理方法であって、縮小の対象となる副走査方向の
隣接する注目画素をａ、ｂとし、該注目画素の上隣りの
画素を参照画素ｃとする時、副走査方向の注目画素ａ、
ｂのパターンが黒、白であれば参照画素ｃを参照し、該
参照画素ｃが黒であれば注目画素ａ、ｂを白に縮小し、
該参照画素ｃが白であれば注目画素ａ、ｂを黒に縮小
し、上記以外の場合には参照画素ｃを参照せずに、注目
画素ａ、ｂの論理和出力を縮小画像とすることにより、
副走査方向の細線保存縮小を可能にした点に特徴があ
る。

【０００８】

【作用】本発明によれば、原画像を縮小処理した時に、
細い線を保存することができ、品質の良好な縮小画像を
得ることができる。

【０００９】

【実施例】以下に、図面を参照して、本発明を詳細に説
明する。図１２は、本発明の画像縮小処理手段を内蔵し
たファクシミリ装置のハード構成を示すブロック図であ
る。以下の実施例は、本発明をファクシミリ装置に適用
したものであるが、本発明はこれに限定されるものでは
ない。

【００１０】図１２において、１１はファクシミリ装置
に動作指示を行うパネル、１２はファクシミリ装置の全
体の動作を制御するＣＰＵ、１３はＣＰＵ１２が実行す
るプログラムを内蔵するＲＯＭ、１４は該プログラムが
使用するワークエリアとなるＲＡＭである。また、１５
は送信原稿を読取り、２値画像データを出力する画像読
取装置、１６は２値画像データを符号データに変換する
圧縮器、１７は相手ファクシミリ装置と符号データの送
受信を行う通信制御装置である。

【００１１】さらに、１８は圧縮器１６から出力された
符号データおよび相手ファクシミリ装置から受信した符
号データを格納する蓄積メモリ、１９は該蓄積メモリ１
８から符号データを読み出して２値画像データに伸長す
る伸長器、２０は該伸長器１９から出力された２値画像
データを拡大補間処理する画情報補正回路、２１は該画
情報補正回路２０で拡大補間処理された２値画像データ
を記録する画像記録装置である。２２は画像読取装置１
５から出力された２値画像データを縮小処理する画情報
補正回路、２３は前記の構成要素を接続するバスであ
る。なお、前記画情報補正回路２０としては、本出願人
が先に特許出願した特願平５−４６０４５号に記されて
いるものを用いることができる。

【００１２】次に、図１を参照して、本発明の要部であ
る前記画情報補正回路２２の構成を詳細に説明する。図
１は該画情報補正回路２２の一実施例のブロック図を示
す。なお、図１２と同じ符号は同一または同等物を示
す。

【００１３】図１において、１は入力画像データ１５ａ
を７ライン分蓄積する７ラインバッファ、２は７画素×
７画素のレジスタマトリックス、３は縮小処理ブロッ
ク、４は出力制御部である。また、５は制御回路、６は
主走査方向縮小率レジスタ、７は副走査方向縮小率レジ
スタである。前記出力制御部４は例えば論理回路からな
るゲートであり、後述する主、副走査方向画素出力制御
信号ａ、ｃが共に１の時に、縮小処理ブロック３の出力
信号を通過させ、信号ａ、ｃの１つでも０であると縮小
処理ブロック３の出力信号の通過を阻止する。また、前
記制御回路５は、後述する主、副走査方向縮小ブロック
選択信号（以下、単にブロック選択信号と呼ぶ）ｂ、ｄ
を出力し、縮小処理ブロック３の選択をする。

【００１４】次に、前記制御回路５の一具体例を、図２
と図３を参照して説明する。図において、図１と同一ま
たは同等物には同一の符号が付されている。図２におい
て、３１は主走査方向縮小率ワークレジスタ、３２は加
算器、３３はレジスタ、３４は１、０判定部、３５はカ
ウンタである。また、図３において、４１は副走査方向
縮小率ワークレジスタ、４２は加算器、４３はレジス
タ、４４は１、０判定部、４５はカウンタである。

【００１５】図２の動作を説明すると、まず、主走査方
向縮小率レジスタ６に縮小率がセットされる。例えば縮
小率３／４（＝０．７５）とセットされる。一方、主走
査方向縮小率ワークレジスタ３１は、ラインシンクによ
ってラインの先頭でクリアされる。動作が開始される
と、加算器３２は前記主走査方向縮小率レジスタ６にセ
ットされた値と主走査方向縮小率ワークレジスタ３１の
値とを加算し、レジスタ３３に出力する。レジスタ３３
はクロック（ＣＫ）信号により、加算値をラッチする。
この加算値の小数部は主走査方向縮小率ワークレジスタ
３１に送られ、整数部は主走査方向画素出力制御信号ａ
になると共に、１、０判定部３４に送られる。１、０判
定部３４は判定結果をカウンタ３５に送る。カウンタ３
５は０の判定信号が入力するとクロック（ＣＫ）をカウ
ントし、１の判定信号が入力すると、リセットされる。
カウンタ３５のカウント値はブロック選択信号ｂとな
る。

【００１６】前記したように、主走査方向縮小率レジス
タ６にセットされた縮小率が０．７５であると、最初の
加算値は０．７５であるので、この０．７５は主走査方
向縮小率ワークレジスタ３１に記憶される。また、該加
算値の整数部分は０であるので、主走査方向画素出力制
御信号ａは０、カウンタ３５のカウント値であるブロッ
ク選択信号ｂは１となる。

【００１７】次の動作では、レジスタ３３に加算値であ
る１．５（＝０．７５＋０．７５）がラッチされる。そ
うすると、小数部は０．５であるので、この０．５が主
走査方向縮小率ワークレジスタ３１に記憶される。ま
た、加算値の整数部分は１であるので、主走査方向画素
出力制御信号ａは１、カウンタ３５はリセットされてブ
ロック選択信号ｂは０となる。さらに次の動作では、レ
ジスタ３３にラッチされる加算値は１．２５になる。こ
のため、小数値である０．２５が主走査方向縮小率ワー
クレジスタ３１に記憶され、主走査方向画素出力制御信
号ａは１、カウンタ３５の出力であるブロック選択信号
ｂは０となる。さらに次の動作では、レジスタ３３にラ
ッチされる加算値は１．０になる。このため、小数値で
ある０が主走査方向縮小率ワークレジスタ３１に記憶さ
れ、主走査方向画素出力制御信号ａは１、カウンタ３５
の出力であるブロック選択信号ｂは０となる。さらに次
の動作では、走査方向縮小率ワークレジスタ３１に記憶
されている値は０であるので、最初の動作に戻り、以下
前記の動作が繰返し行われる。以上の動作をまとめる
と、主走査方向画素出力制御信号ａは、０、１、１、
１、０、１、１、…となり、ブロック選択信号ｂは、
１、０、０、０、１、０、０、…となる。

【００１８】次に、図３の動作は、副走査方向縮小率ワ
ークレジスタ４１がページの先頭でクリアされる点、レ
ジスタ４４がラインシンクにより加算値をラッチする
点、およびカウンタ４５がラインシンクを計数する点を
除いて、図２の動作と同じである。したがって、図３の
動作説明は省略する。なお、図３の副走査方向画素出力
制御信号ｃとブロック選択信号ｄは、１ライン毎に更新
されることは明らかであろう。

【００１９】次に、本発明の要部である縮小処理ブロッ
ク３の構成と動作を説明する。縮小処理ブロック３は、
主および副走査方向に、１×１、１／２×１、１×１／
２および１／２×１／２に縮小処理するブロックを有し
ている。まず、主および副走査方向に、１／２×１の縮
小処理をするブロックについて、図４を参照して説明す
る。このブロックは、原画像データから主走査方向に２
画素づつ注目画素として取出し、該２画素の左隣りの画
素を参照画素として、該参照画素と注目画素の合計３画
素のパターンから、該注目画素を白黒のいずれの画素に
縮小するかを決定する。すなわち、図４(a) に示されて
いるように、注目画素を画素ａ、ｂとし、左隣りの参照
画素をｃとした時、画素ｃ、ａ、ｂのパターンから縮小
画素ｘを決定する。具体的には、同図(b) に示されてい
るように、注目画素ａ、ｂが白、白であれば縮小画素ｘ
は白、ａ、ｂが黒、黒であれば縮小画素ｘは黒、ａ、ｂ
が白、黒であればｘは黒と参照画素を参照しないで、
ａ、ｂの論理和処理によりｘを決定するが、ａ、ｂが
黒、白であれば、参照画素ｃを見て、ｃが黒であればｘ
は白、ｃが白であればｘは黒と決定する。

【００２０】このような処理をすると、例えば図１３の
原画像は図４(c) のようになり、細線が消えたり、小白
画素が潰れていない、主走査方向に１／２に縮小された
画像を得ることができる。なお、主および副走査方向
に、１／２×１の縮小処理をするブロックとしては、前
記画素ａ、ｂおよびｃを入力、画素ｘを出力とし、図４
(b) の表をデータとするＲＯＭで実現することができ
る。

【００２１】次に、主および副走査方向に、１×１／２
の縮小処理をするブロックについて、図５を参照して説
明する。このブロックは、同図(a) に示されているよう
に、副走査方向の３画素ａ、ｂ、ｃに注目する。この
時、画素ａ、ｂは注目画素、該注目画素ａの上隣りの画
素ｃは参照画素であり、注目画素ａ、ｂと参照画素ｃの
パターンにより、注目画素ａ、ｂの縮小画素ｘを決定す
る。縮小画素ｘの具体的な決定方法は同図(b) に示され
ている通りである。この処理により、図１３の原画像を
縮小すると、同図(c) のようになり、細線が消えたり、
小白画素が潰れていない、副走査方向に１／２に縮小さ
れた画像を得ることができる。

【００２２】次に、主および副走査方向に、１／２×１
／２の縮小処理をするブロックは、前記主走査方向の１
／２の縮小処理と副走査方向の１／２の縮小処理とを続
けて行う。この処理により、図１３の原画像は、図６に
示されているように、細線が消えたり、小白画素が潰れ
ていない高品質の縮小画像を得ることができる。

【００２３】次に、本実施例の全体の動作を、図１を参
照して説明する。７ラインバッファに入力画像データ１
５ａが格納されると、その中の７×７画素のデータがレ
ジスタマトリックス２に移行される。制御回路５から
は、主および副走査方向縮小率レジスタ６、７に設定さ
れた縮小率に基づいて、前記ブロック選択信号ｂ、ｄ
と、主および副走査方向画素出力制御信号ａ、ｃが出力
される。縮小処理ブロック３は、前記信号（ｂ，ｄ）が
（０，０）であれば１×１縮小処理ブロックを選択し、
（１，０）であれば１／２×１縮小処理ブロックを選択
する。また、（０，１）であれば、１×１／２縮小処理
ブロックが選択され、（１，１）であれば、１／２×１
／２縮小処理ブロックが選択される。

【００２４】前記レジスタマトリックス２に移行された
７×７画素データは、前記ブロック選択信号（ｂ，ｄ）
に従って選択された縮小処理ブロックにより縮小処理さ
れ、該縮小処理されたデータは出力制御部４に１ビット
ずつ出力される。出力制御部４は前記したように、主お
よび副走査方向画素出力制御信号ａ、ｃが共に１の時に
入力データを通過させ、それ以外の時は入力データを阻
止する。この結果、出力制御部４からは、前記主および
副走査方向縮小率レジスタ６、７に設定された縮小率に
基づいて縮小処理された画素データ２２ａが出力される
ことになる。

【００２５】以上のようにして、７×７画素のデータの
縮小処理が終わると、７ラインバッファ１中の次の７×
７画素がレジスタマトリックス２に移され、前記と同様
の縮小処理を受ける。以上の動作が繰返し実行され、７
ラインバッファ１中の全部のデータに対する縮小処理が
終わると、ラインリセット信号と同期して、該７ライン
バッファ１に新たな１ラインの入力画像データが書き込
まれ、該７ラインバッファ１中の一番古い１ラインのデ
ータは消去される。そして、前記した縮小処理が続行さ
れる。

【００２６】以上の説明から明らかなように、本実施例
によれば、等倍〜１／２倍までの無段階の縮小処理を、
細線を消したり、小白画素を潰したりすることなく行う
ことができる。このため、高品質の縮小画像を得ること
ができる。

【００２７】次に、本発明の第２実施例について説明す
る。前記第１実施例の縮小処理は大部分のパターンの画
像に対しては、細線を消したり、小白画素を潰したりす
る不具合を解消することができるが、図７に示されてい
るようなＴ型のパターンの画像に適用すると、副走査方
向に１／２に縮小した場合には、同図(a) のように、Ｔ
の横棒と縦棒の交差部で、黒画素の抜けが発生する。ま
た、主および副走査方向に１／２に縮小した場合にも、
同図(b) のように、Ｔの横棒と縦棒の交差部で、黒画素
の抜けが発生する。本実施例は第１実施例のこの不具合
を解消したものである。

【００２８】図８は本発明の第２実施例の要部の構成を
示すブロック図である。図８において、５１はＴ型検出
部、５２は選択器であり、他の符号は図１と同一または
同等物を示す。該選択器５２は、Ｔ型検出部５１がＴ型
のパターンを検出すると、端子Ｂを選択し、Ｔ型のパタ
ーンを検出しない場合には、Ａ端子を選択する。次に、
Ｔ型検出部５１の一具体例について説明する。Ｔ型検出
部５１はレジスタマトリックス２の一個々々の画素の
白、黒を調べてＴ型のパターンであるか否かを検出して
も良いが、図９のように簡単に検出することができる。
すなわち、７×７画素のａ、ｃ画素が黒で、ｂ、ｄ画素
が白であると、主走査方向の縮小の時にＴ型パターンと
判定し、第１実施例の縮小処理を禁止し、ＯＲ処理によ
る縮小処理を選択する。一方、ｅ、ｇが黒画素で、ｆ、
ｈが白画素であると、副走査方向の縮小の時にＴ型パタ
ーンと判定し、第１実施例の縮小処理を禁止し、ＯＲ処
理による縮小処理を選択する。

【００２９】以上の処理を行うことにより、主走査方向
に１／２、または副走査方向二１／２、または主、副の
両走査方向に１／２に縮小する時、図７で説明したよう
なＴ字の縦棒と横棒の付け根の黒画素の抜けを防止する
ことができる。

【００３０】次に、本発明の第３実施例について説明す
る。この実施例は、主、副の両走査方向に１／２に縮小
する時の第２実施例の動作を高速化したものである。す
なわち、７×７のレジスタマトリックス２に格納された
データから、図１０に示されているように、３×３のデ
ータａ〜ｉを取り出し、注目画素（すなわち、縮小対象
画素）ａ〜ｄを、自身の白黒のパターンと参照画素ｅ〜
ｉの白黒のパターンとから、画素ｘに縮小する。このと
き、前記画素ａ〜ｉのパターンが、同図(b) に示されて
いる場合には縮小画素ｘを白にし、(b) に示されていな
いパターンの場合には黒とする。この方法で主および副
走査方向にそれぞれ１／２の縮小をすると、高速にかつ
高画質の縮小画像を得ることができる。図１１は図７の
Ｔ型のパターンを、第２および第３実施例により、副走
査方向に１／２（同図（ａ））、主および副走査方向に
１／２（同図（ｂ））に縮小処理した時のパターンを示
す。図から、Ｔ字の縦と横の棒の交差部に白抜けがな
く、品質のよい縮小画像が得られていることが明らかで
ある。

【００３１】

【発明の効果】以上の説明から明らかなように、本発明
によれば、原画像データを、細線が消えたり、小白画素
が潰れるといった不具合を起こすことなく縮小すること
ができるという効果がある。

【００３２】

【図面の簡単な説明】

【図１】本発明の一実施例の要部のブロック図であ
る。

【図２】主走査方向の画素出力制御信号とブロック選
択信号を生成する手段のブロック図である。

【図３】副走査方向の画素出力制御信号とブロック選
択信号を生成する手段のブロック図である。

【図４】本発明の第１実施例による主走査方向の縮小
処理の説明図である。

【図５】本発明の第１実施例による副走査方向の縮小
処理の説明図である。

【図６】本実施例の縮小処理により得られた結果の一
例を示すパターン図である。

【図７】Ｔ型パターンを第１実施例の縮小処理方法で
縮小した時の一例を示すパターン図である。

【図８】本発明の第２実施例の要部のブロック図であ
る。

【図９】Ｔ型パターンの簡易な判別方法を示す図であ
る。

【図１０】主、副走査方向に１／２縮小する処理の説
明図である。

【図１１】第２実施例の縮小処理により得られた結果
の一例を示すパターン図である。

【図１２】本発明が適用されるファクシミリ装置のハ
ード構成を示すブロック図である。

【図１３】従来のＯＲ処理による縮小処理結果の一例
を説明するためのパターン図である。

【符号の説明】

１…７ラインバッファ、２…レジスタマトリックス、３
…縮小処理ブロック、４…出力制御部、５…制御回路、
６…主走査方向縮小率レジスタ、７…副走査方向縮小率
レジスタ。

フロントページの続き (72)発明者金子智一埼玉県岩槻市府内３丁目７番１号富士ゼロックス株式会社内 (72)発明者小原丈典埼玉県岩槻市府内３丁目７番１号富士ゼロックス株式会社内 (72)発明者浅田真史埼玉県岩槻市府内３丁目７番１号富士ゼロックス株式会社内 (58)調査した分野(Int.Cl.⁷，ＤＢ名) H04N 1/38 - 1/393 G06T 3/40

Claims

(57)【特許請求の範囲】

【請求項１】主走査方向に１／２に縮小する画像縮小
処理方法であって、縮小の対象となる主走査方向の隣接する注目画素をａ、
ｂとし、該注目画素の左隣りの画素を参照画素ｃとする
時、主走査方向の注目画素ａ、ｂのパターンが黒、白で
あれば参照画素ｃを参照し、該参照画素ｃが黒であれば
注目画素ａ、ｂを白に縮小し、該参照画素ｃが白であれ
ば注目画素ａ、ｂを黒に縮小し、上記以外の場合には参照画素ｃを参照せずに、注目画素
ａ、ｂの論理和出力を縮小画像とすることにより、主走
査方向の細線保存縮小を可能にしたことを特徴とする画
像縮小処理方法。
【請求項２】副走査方向に１／２に縮小する画像縮小
処理方法であって、縮小の対象となる副走査方向の隣接する注目画素をａ、
ｂとし、該注目画素の上隣りの画素を参照画素ｃとする
時、副走査方向の注目画素ａ、ｂのパターンが黒、白で
あれば参照画素ｃを参照し、該参照画素ｃが黒であれば
注目画素ａ、ｂを白に縮小し、該参照画素ｃが白であれ
ば注目画素ａ、ｂを黒に縮小し、上記以外の場合には参照画素ｃを参照せずに、注目画素
ａ、ｂの論理和出力を縮小画像とすることにより、副走
査方向の細線保存縮小を可能にしたことを特徴とする画
像縮小処理方法。