JPS5961961A - コンタクトを有する半導体素子 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 この発明は集積回路等コンタク）　（ｃｏｎｔａｃｔ）
を有する半導体素子に関し、特に回路のサイズを縮小す
ることができるＸスペース節約型コンタクトに関する。

そのようなコンタクトに関連する問題を、ＭＵＳ電界効
果トランジスタ（ＭＯ８Ｆ’ＥＴ）の場合について第１
Ａ−ｉｃ図を参照して説明する。第１Ａ図に示している
のはソース１１．ドレイン１２およびゲート１３を有す
るＭＯＳＦＥＴである。ここでゲート電圧が制御できる
よう、制御ラインがコンタクト１４でゲート１３に接続
されている。なおソース、ゲート、ドレイン等の半導体
素子構造の基本的要素を以下、構造要素と称する。

ゲートの幅、コンタクトのサイズおよびゲートに対する
コンタクトのアラインメントには皆公差があるため、コ
ンタクトのサイズと位置は、ゲートをソースやドレーン
に短絡しないように選択しなければならないのが通例で
ある。Ｙ方向のゲート幅が狭く作られること、Ｙ方向の
コンタクトの幅が広く作られること、そしてコンタクト
のＹ方向がアラインメント状態にないこと、のいずれか
が複合するとＹ方向に伸びているコンタクトがゲートの
境界を越えることがあり、それによってソー２、やドレ
ーンに短絡する。そのような短絡の量販を避けるコンタ
クトは第１Ｂ図に示されている。この第１Ｂ図の構造で
はソース１１とドレーン１２を接続仁るチャンネル領域
の上に重ならないコンタクト端子領域を形成するよう、
ゲートがＸ方向に横に延長している。これによってコン
タクトがＸ方向にゲートの端を越えて伸びても望ましく
ない短絡な生ずることがなくなる。ところが、この構造
は第１Ａ図に示した構造に比較してトランジスタ１個あ
たり必要な面積がほぼ２倍となるため、第１Ｂ図のコン
タクトを利用する回路の実装密度はかなり低下する。

実装密度を低下させることなくこの短絡の問題を避ける
別のコンタクトは第１Ｃ図に示されている。このコンタ
クトでは、コンタクトのＹ方向のす法がケートに比較し
て充分に小さくなる様に作られ、その結果、ゲートの狭
小化、コンタクトのＩＪｊ；犬、コンタクトのアライご
メントの狂いが最悪の糸目合わせをと・つてもコンタク
トはソースやドレーンに短絡しない。ゲートのり−イズ
が線幅分の公差だけ狭い状態は点線１５で示され、コン
タクトが線１随分の公差だけ広い状態は点線１６で示さ
れている。接触構造がゲート領域の境界を越えてＹ方向
に伸びることを確実に避けるため、コンタクトのＹ方向
の幅Ａは、ミスアラインメント１つの公差と線・［゛畠
２つ分の公差の合計だけゲートのＹ方向の幅Ｂより小さ
くなるように選択されている。ところがこの構造では、
コンタクトがかなり小さいため、望ましくない抵抗の増
加、電圧降下およびそのようなコンタクトにおける局所
的な過熱を生ずることがある。これは１ミクロン程度の
小さな線幅を利用する素子では電流密度か大きいために
かなりの開鎖となることがある。この電流密度は、エレ
クトロ・マイグレーションが狭いコンタクトで特に問題
となるほどこの′電流密度が大きくなることがある。さ
らに重要なことに、コンタクトをとられる構造要素（ｆ
ｅａｔｕｒｅ）とほぼ同一の大きさのコンタクトを利用
できれば、ゲート長をコンタクトと同じ太きさまで（従
って最小ジョーメトリ（ｇｅｏｍｅｔｒｙ　）まで）短
かくすることができる。よって、与えられた最小ジョー
メトリに対してのデバイスの利得を増大することができ
る。従って、望ましくない短絡を生ずることなく、コン
タクトをとられる構造要素とほぼ同じ大きさのコンタク
トを使用−イることができるコンタクトが必要である。

本発明の好適な実施例によれば、コンタクトをとられる
構造要素（第１Ａ図乃至第１Ｃ図について言えばゲート
１３）の境界を越えた接触構造の重なりによる隣接の構
造要素（たとえばソース１１、ドレイン１２）への短絡
を生ずることなく、コンタクトをとられる構造要素とほ
ぼ同じ大きさに作ることができるコンタクトが提供され
る。一般Ｋ。

コンタクトは絶縁体を通してコンタクトをとられる構造
要素に至るコンタクト・ホールをエツチングによって形
成する。本発明のコンタクトでは、隣接する構造要素は
コンタクト・ホールをエツチングによって形成する工程
の間、エッチ液の障壁として働く別の絶縁体によってお
おわれる。この別の絶縁体は従って、コンタクトが隣接
の構造要素に望ましくない短絡を発生することを防止す
る。

絶縁体として特に有用なものは沈積（ｄｅｐｏｓ　ｉ　
ｔ　ｉｏｎ　）による酸化物であり、障壁として機能す
る別の絶縁体として特に有用なものは熱酸化物である。

緩衝（ｂｕｆｆｅｒｅｄ　）フッ化水素酸中での両酸化
物のエツチング速度は、熱酸化物の方が沈積酸化物より
かなり遅い。これにより、熱酸化物の比較的薄い層は有
効な絶縁体兼エツチング停止層として働（ことができる
。

以下、図面に基いて本発明の実施例を詳細に説明する。

第２Ａ図乃至第２Ｎ図には、コンタクトをとられる構造
要素とほぼ同一の大きさを有することができる非短絡コ
ンタクトを作るのに適当な工程が示されている。コンタ
クトが十分大きいとコンタクトをとられる構造要素とほ
ぼ同じ大きさを有すると考えられる。従って、各種の回
路パラメータ、たとえばコンタクトの大きさ、コンタク
トをとられる構造要素の大きさおよびこの両者間のミス
アラインメント等、の回路ごとのばらつきは個別にまた
は幾つか組合わさって、コンタクトがコンタクトをとら
れる構造要素の境界からはみ出してしまい、それによっ
て通常の構造では有用なデバイスの歩どまりがかなりの
影響を受ける。

第２Ａ図を参照すると、製造は高い抵抗率（２０オーム
・ＣｒＩＬ）のＰ型基板２ｏから始める。基板２゜は１
５分間８５０°Ｃでウェット・プロセスで酸化し、２０
０λ　の熱酸化物層２１を形成する。次に１５００にの
窒化シリコン層２２を低圧化学気相沈積法（ＣＶＤ）で
沈積（デポジット）する。次にレジスト層をデポジット
し、露光、現像してマスクを作り、これからウェーハつ
まり基板にエツチングによって（ぼんだ領域２３を形成
する。この領域には以降の工程においてフィールド酸化
物（ｆｉｅｌｄ　ｏｘｉｄｅ）を成長させる。この（ぼ
んだ領域２３は以下の様にして形成する。先ず窒化シリ
コン層２２をプラズマ・エッチ反応物（ｐｌａｓｍａｅ
ｔｃｂａｎｔ　）としてフレオン１４を用いてプラズマ
・エツチングし、次に熱酸化物層２１を緩衝フッ化水素
酸（体積比で４０％ＮＨ４°ｐ　溶液が５部、４８％ｌ
−Ｉ　Ｆ溶液が１部）によりウェット・プロセスで体エ
ツチングする。次に基板２ｏを、５００Ｃでイソプロピ
ル・アルコールで飽和した濃厚水酸化カリウムで格子面
に沿って異方的にエツチングする。これによって第２Ｂ
図に示す構造が生ずる。

次にウェーハを３０ｋｅＶのほう素で照射し、２．２Ｘ
　１０１３個／ｄの注入領域２４な形成して高い寄生し
きい（第２Ｃ図参照）を作る。局部酸化マスクとして窒
化シリコンを使用して、５１００Ｘの完全にくぼんだフ
ィールド酸化物２５を成長させ、第２Ｄ図に示した構造
を形成する。

窒化シリコン層２２を１６５°Ｃの濃厚１−ｒ３ｐｏ４
で除去し、熱酸化物層２１を室温の緩衝フッ化水素酸で
取り除き、そしてウェーハに２５ｋｅＶ　　で１、Ｉ　
Ｘ　１０Ｉ２個／ｄのほう素を注入して・Ｆ均３×１０
１６個／ｃｒＩＬ３のドーパント原子を有する、０．３
ミクロンの厚さの注入領域２６（第２　Ｂ図参照）を形
成する。次にウェーハ上に４００Ｘのゲート酸化物層２
７（第２Ｆ図参照）を成長させる。酸化物の成長速度は
成長時間の平方根に比例するたへフィールド酸化物２５
上の成長量は基板２ｏの上に比較してはるかに小さい。

ゲート酸化物は熱酸化物層２１を利用するのではな（、
別の工程で成長させる。その理由は、熱酸化物層２１は
エツチング阻止層として機能させるのであり、これに対
して酸化物層２７はゲート酸化物として機能させるため
である。またこれによって、イオン注入工程でゲート酸
化物が損潟晶のを避けると共にゲート酸化物の埋、さ斌
精密に制御することができる。

次にゲート酸化物層２７をマスクし、それから緩衝フッ
化水素酸でエツチングを行なって拡散用領域の窓を開け
る。次に低圧ＣＶＤで２２０　ＯＡのポリシリコン層２
８なデポジットし、次いで９００°Ｃで１１分間フォス
フインと酸素にさらしてボゝす／リコンにドーグする。

ホスフインシζさら［ことにより、第２Ｈ図に示すよう
に、（）、６ミクロンの深さのドーパント領域２９と２
１０も形成される。

ウェー・・を８５００Ｃの酸素中で１０分間酸化して２
００ｆＬの熱酸化物層を形成し、この上に酸化マスクと
して後に使用する５　００　Ｘの窒化シリコン層２１１
　（第２Ｉ図参照）をデポジットする。ウェーハの上に
レジスト・マスクを形成し、窒化シリコン層２１１　ヲ
７レオン１４によりプラズマ自エツチングしてポリシリ
コン層２８用のエッチ・マスクを形成する。イソプロピ
ル・アルコールで飽和した濃厚水酸化カリウムを用いて
５０°Ｃでウェット・プロセスによりポリシリコン層２
８をエツチングする（第２Ｊ図参照）。３．８５　Ｘ　
ｌ　Ｏ”　　個のリンの７ラツクス’に６０ｋｅＶでウ
ェーハに（）、３ミクロンの厚さまで注入し、第２Ｌ図
に示すようにドーパント領域２９と２１０を拡張する。

次にウェー・・の露出面な酸化し、熱酸化物層２７をポ
リシリコン部の端及び注入・拡散領域の上の部分にも拡
張する。この工程の間、窒化シリコン層２１１を酸化物
マスクとして利用し、ポリシリコン層２８（第２Ｌ図参
照）の上に絶縁酸化物層が形成されるのを防止する。窒
化シリコン層２１１を１６５°Ｃの濃厚Ｈ３ＰＯ４を用
いて除去し、次にＣＶＤ法により７％のケイ酸リンガラ
スを含む４０００Ｘの酸化物層２１２をデポジットする
。

次いで、デポジットされた酸化物１杼２ｘ２を貫通する
コンタクト・ホールをエツチングで形成するのに使用す
るため、フォトレジスト・マスクなウェーハ上に形成す
る。コンタクト・ホール２１３゜２１４のエツチングは
緩衝フッ化水素酸を１０分の１の濃度に希釈した溶液を
デポジットされた酸化物層２１２に作用させることによ
り行なう。デポジットされた酸化物層２１２は熱酸化物
層２７よりはるかにすみやかに（１０ないし４０倍）エ
ッチされるので、コンタクト・ホール２１３．２１４は
隣接する構造要素に望ましくない短絡を発生させること
なく、コンタクトがとられるべきポリシリコン部の境界
を越えて伸びることができる。次にウェーハの上に４０
００　Ｘの金属層２１５をデポジットし、パターンを形
成して（第２Ｎ図参照）ポリシリコン層２８へのコンタ
クトを作る。熱酸化物層２７はエツチングでコンタクト
・ホールを形成する工程のエツチング障壁として機能す
ると共に、熱酸化物層２７の下にあるドレイン、ソース
等の構造要素が金属層２１５に接触しないように絶縁す
る。

熱酸化物層２７のこの機能により、コンタクトをともれ
るべきポリシリコン部とほぼ同じ大きさのコンタクト・
ホールを作っても、第１Ｂ図に示すようにこれらポリシ
リコン部をトランジスタの横にはみ出すまで伸ばす必要
はない。これにより、ウェーハ上の回路の実装密度を低
下させる必要はない。

前記の工程で重要な点は、熱酸化物層２７を伸ばす工程
の間、ポリシリコンな窒化シリコン層２１１で保護する
ことである。このようにポリシリコン層の上の熱酸化物
の成長な阻止することによって、熱酸化物はコンタクト
・ホールの形成の間、エツチング障壁として働くべき領
域だｆｆＫ伸びるっ一般に、形成されるコンタクトが隣
接する構造要素に短絡するのを阻止する第１の絶縁層（
すなわち熱酸化物層２７）、およびコンタクト・ホール
が貫通される第２の絶縁層（すなわち酸化物層２１２）
は数多くの組合せから選択することができる。第１の絶
縁層がコンタクト・ホールをエツチングで形成する工程
でエツチング阻止層として働き、しかもなおエツチング
の後に形成された接触と第２の絶縁層は任意の互いに異
なるエツチング速度と相対的な厚さの組合せを取ること
ができる、例えば、第１の絶縁層として熱酸化物を使用
し、第２の絶縁層として窒化シリコンを使用することが
できよう。また、第１の絶縁層が窒化シリコンであり、
第２の絶縁層がデポジットされた酸化物でも良いし、さ
らには、第１の層が酸化アルミニウムであり、第２の層
が二酸化シリコンまたは窒化シリコンであっても良い。

第２の絶縁層として、ケイ酸リンガラス以外のものを使
用することができる。しかしながら、Ｊ　、Ｅｌｅｃｔ
ｒｏｃｈｅｍ、　Ｓｏｃ、：　５ＯＬＩＤ−３ＴＡ’ｌ
’ｅ　５ＣＩＥＮＣＥＡＮＤ　’Ｉ’ＥＣｌ−ｌＮ０Ｌ
ＯＧＹ、　　１９７３年８月、　　Ｖｏｌ、１２０゜Ｎ
Ｏ，８、ＰＰ、　１０９１−１．０９５．でテナー（Ａ
、Ｓ。

′ｌ″ｅｎｎｅｒ　）とゲゾー（へ４　、Ｇ　ｈｅｚｚ
ｏ　）が「緩衝ＨＦ’溶液中でのドープされた酸化物の
エツチング速度」という論文で述べているよ５に、アニ
ールされていないケイ酸リンガラスは特に高いエツチン
グ速度を有する。従って、ケイ酸リンガラスは第１の絶
縁層として特に有用である。一般Ｋ、デポジットされた
酸化物層は熱酸化物層よりはるかに速くリング等によっ
てデポジットしても良い。

【図面の簡単な説明】

第１Ａ図はコンタクトを有する半導体素子における間頑
点を説明する図、第１Ｂ図及び第１Ｃ図２Ｎ図は本発明
にかかるコンタクトを有する半導体素子を製造するため
の工程を説明するだめの図である。 ２０：Ｐ型基板 ２１：熱酸化物層 ２２：窒化７９５７層 ２７：ゲート酸化物層 ２８：ポリシリコン層 ２１１：窒化ンリコン層 ２１２：酸化物層 ２］３．２１４　：コンタクトーホール２１５：金属層

Claims (1)

1. 【特許請求の範囲】 コンタクトが設けられるべき第１の構造要素、前記第１
   の構造要素に隣接する第２の構造要人前記第１の構造ダ
   素を被覆する第１の絶縁層、前記第２の構造鮫素を被覆
   する第２の絶縁層、前記第１の絶縁層に設けられたコン
   タクト・ホール、及び 前記コンタクト・ホールを介して前記第１の構造要素と
   電気的に接触することによりコンタクトを形成仁る導ｒ
   ｊｉｔ物 を設けてなるコンタクトを有する半導体素子。