JPS5953702B2

JPS5953702B2 - 電界効果トランジスタの諸元を測定する方法

Info

Publication number: JPS5953702B2
Application number: JP9174277A
Authority: JP
Inventors: 和夫寺田
Original assignee: Nippon Electric Co Ltd
Current assignee: NEC Corp
Priority date: 1977-07-29
Filing date: 1977-07-29
Publication date: 1984-12-26
Also published as: JPS5426667A

Description

【発明の詳細な説明】本発明は、ソース電極拡散層とドレイン電極拡散層との
間隔（以下単にソース・ドレイン拡散層間距離という）
で実効的チャンネル長が定まる電界効果トランジスタの
実効的チャンネル長等の諸元を測定する方法に関するも
のであり、ソース電極拡散孔とドレイン電極拡散孔との
間の距離（以下単にソース・ドレイン拡散孔間という）
の実際の寸法もしくはマスク上のソース電極とドレイン
電極との間（以下単にソース・ドレイン間という、以下
これらの例によつて表記する）の寸法である幾何学的チ
ャンネル長を用いて、その電流特性を支配する実効的チ
ャンネル長等の諸元を測定する方法に関するものである
。

通常、電界効果トランジスタは基板上に形成されたソー
ス電極（以下単にソースと略す）拡散層とドレイン電極
（以下単にドレインと略す）拡散層の間を流れる電流を
ゲート電圧によつて制御すフるため、その電流特性はソ
ース・ドレイン両拡散層間の距離である実効的チャンネ
ル長によつて大きな影響を受ける。

そのため、電界効果トランジスタの電流特性を検討する
ためには、この実効的チャンネル長等の諸元を測定しな
ければならな；い。

ところが、通常のソース・ドレイン拡散層は不純物を拡
散して形成するため、実効的チャンネル長であるソース
・ドレイン拡散層間の距離は、ソース・ドレイン拡散孔
の距離よりも不純物の横方向の拡がり分だけ短かくなる
。

そのため、実効的チヤンネル長は簡単な表面観測による
光学的測定では決まらない。従来、電界効果トランジス
タの実効的チヤンネル長を測定する方法として、（１）
ステインエツチングによつてソース・ドレイン拡散層と
基板の区別をつくようにして光学的方法で測定する方法
、（２）ソース・ドレイン拡散孔間の寸法と深さ方向拡
がりから推定したソース・ドレイン拡散層の横方向拡が
りとを用いて求める方法、（３）ソース・ドレイン拡散
層のシート抵抗やコンタクト抵抗などの電界効果トラン
ジスタに寄生する直列抵抗と、幾何学的チヤンネル長の
異なる電界効果トランジスタの三極管領域における抵抗
を測定して、これらの関係より計算で求める方法、など
があつた。

（１）のステインエツチングを用いる方法では、ステイ
ンエツチングによるソース・ドレイン拡散層と基板の区
別がそれぞれの不純物濃度、導電性およびエツチングの
方法によつてはあいまいになり正確な値が出ない場合が
あり、更にエツチング自体にも個人差が生じるのがむし
ろ普通であつた。そのため、ステインエツチングロ肋ぬ
の熟練した技術が必要となり一般的でなかつた。また、
この，方法は電界効果トランジスタを破懐しなければ測
定できないという欠点を持つていた。（２）の方法では
、ソース・ドレイン拡散層の深さ方向への拡散距離と横
方向への拡散距離の関係を知る必要があ徊ξ多くの場合
には精確な関係は３知られていない。

そのため、実効的チヤンネル長の短かい電界効果トラン
ジスタの場合には誤差が大きくなるし、新しい拡散法で
ツース・ドレイン拡散層を形成した場合には適用できな
かつた。（３）の方法では、別途ソース・ドレイン拡散
層の．シート抵抗やコンタクト抵抗を測定しておく必要
があるため、これらの量を測定するテストパターンがそ
れぞれに必要であつた。さらにコンタクト抵抗は一般に
ばらつきが大きいため別途測定した値を使うことによる
不正確さは避けようがなかつｔた。本発明の目的は、上
記従来方法の欠点を除去した、電界効果トランジスタの
実効的チヤンネル長等の諸元を測定する簡便で精確な方
法を提供することである。

次に図と式を使用しながら本発明の電界効果トランジス
タの実効的チヤンネル長の測定方法についてＭＯＳ型電
界効果トランジスタ（以下ＭＯＳ型トランジスタと略す
）を例にとつて詳述する。

実効的チヤンネル長以外の諸元はその過程で求まる。第
１図Ａは、ＭＯＳ型トランジスタの製造途中状態を示す
断面図の一例であり、半導体基板１１上に拡散用マスク
層１２を形成し、ソース・ドレイン拡散層１５，１６を
形成するための拡散孔１３，１４を開孔して、半導体基
板１１とは異なる導電型の不純物を拡散したところを示
す。

この図においてソース・ドレイン拡散孔１３，１４の間
の距離である幾何学的チヤンネル長Ｌは第１図Ａの時点
において通常の光学的方法によつて測定することができ
る。第１図Ｂは、第１図Ａ（７）ＭＯＳ型トランジスタ
の完成略図であり、絶縁膜層１７、ゲート電極１８が形
成してある。

この図の状態においては、ソース・ドレイン拡散層１５
，１６の間の距離である実効的チヤンネル長Ｌｅｆｆは
不純物の横方向拡がり分だけ前記幾何学的チヤンネル長
Ｌよりも小さくなつている。第２図は、本発明の電界効
果トランジスタの実効的チヤンネル長の測定方法の原理
を説明するためのＭＯＳ型トランジスタのモデルを示し
た略図であり、２１はソース・ドレイン拡散層１５，１
６のシート抵抗やコンタクト抵抗等より生じるＭＯＳ型
トランジスタに寄生する直列抵抗成分（抵抗値はソース
側、ドレイン側両方一諸にしてＲＯ）であり、２２はＭ
ＯＳ型トランジスタ固有のチヤンネル部であり、２３，
２４，２５はそれぞれドレイン、ソース、ゲート端子で
ある。

これらの図を用いて、本発明の電界効果トランジスタの
実効的チヤンネル長およびその過程で求まる諸元の測定
方法とその原理について以下に説明する。

或るゲート電圧６が印加された場合のドレイン端子２３
、ソース端子２４間の全体の抵抗Ｒを考えてみると、両
端子間に印加する電圧が充分小さい時には、ＭＯＳ型ト
ランジスタ２２は三極管領域で動作し、ソース側に入つ
た寄生の直列抵抗の影響も少ないため線形性がよく、通
常の抵抗のように取り扱える。

この時の全体の抵抗Ｒは次式のように表わすことができ
る。Ｒ＝ＲＯ＋ρ （Ｌ＋ΔＬ）／Ｗ（
１）ここでρはゲート電圧Ｖ６におけるＭＯＳ型トラン
ジスタ２５固有のチヤンネルシート抵抗、ΔＬは幾何学
的チヤンネル長Ｌと実効的チヤンネル長Ｌｅｆｆの差Ｌ
ｅｆｆ＝Ｌ＋ΔＬ（２）
であり、ＷはＭＯＳ型トランジスタ２５のゲート幅であ
る。

（１）は次の（３）式と（４）式とに分解できる。

Ｒ：Ａ＋ρ・Ｌ／Ｗ（３）Ａ
＝ＲＯ＋ρ・ΔＬ／Ｗ（４）ここ
でＡは（４）式で定義したパラメータである。本発明が
提供する電界効果トランジスタの実効的チヤンネル長等
の諸元の測定方法は、上記（３）、（４）式の関係を利
用してＲ。とΔＬを測定し、（２）式に従つて実効的チ
ヤンネル長Ｌ８ｆｆを求めようというものである。すな
わち、まず、実効的チヤンネル長を測定せんとするＭＯ
Ｓ型トランジスタの他に、幾何学的チヤンネル長を異な
らしめかつ他のパラメータは誤差の範囲で同一の値とし
た１つ以上のＭＯＳ型トランジスタを用意して、各々の
幾何学的チヤンネル長Ｌと２種以上のゲート電圧に対す
る各々の三極管領域における抵抗値Ｒを測定する。そう
すると、各ゲート電圧に対して（３）式のＲ−Ｌの関係
が少なくとも２つ以上のＬの値に対して得られたことに
なるが、（３）式の関係は線形であるから、グラフ化す
るかもしくは最小二乗法等の方法によつて（３）式のＡ
及びρ／Ｗの値が各ゲート電圧に対して得られることに
なる。第３図は、こうして得たＲ，！ｌ：Ｌとの関係を
示すグラフの一例である。

ここにおいて、３１は或るゲート電圧Ｖ６ｌにおけるＲ
とＬの関係で、３２はＶ６ｌとは異なるゲート電圧Ｖ６
２におけるＲとＬとの関係である。図にも示してあると
おり、（３）式の関係から縦軸切片が（３）式のパラメ
ータＡになり、傾きがρ／Ｗになる。次に今得られた２
つ以上のゲート電圧に対するＡとρ／Ｗとの関係より、
同様にして（４）式よりＲＯとΔＬを得ることが出来る
。

第４図は第３図の関係より得られたＡとρ／Ｗとの関係
を示すグラフを例示したものである。

ここにおいて、４１は第３図より得られた２点（ρ１／
Ｗ１、Ａ１）と（ρ２／Ｗ．Ａ２）を通る直線である。
こうして求めたΔＬと実効的チヤンネル長を測定せんと
するＭＯＳ型トランジスタの幾何学的チヤンネル長Ｌよ
り（２）式を用いて実効的チヤンネル長Ｌ８ｆｆを求め
ることが出来る。

本発明の電界効果トランジスタの実効的チヤンネル長等
の諸元を測定方法を用いると実効的チヤンネル長が求ま
るばかりでなく、第１図からも明らかなように、幾何学
的チヤンネル長Ｌと実効的チヤンネル長Ｌ８ｆｆの差Δ
Ｌより、ソース・ドレイン拡散層の横方向拡がりと、こ
のＭＯＳ型トランジスタに寄生する直列抵抗Ｒ。

とを求めることが出来る。さらに本発明の方法ではΔＬ
を通してＬｅｆｆを求めるため、幾何学的チヤンネル長
Ｌとしてはソース・ドレイン拡散孔間の距離ばかりでな
く、マスク上のソース・ドレイン間の距離であつても実
効的チヤンネル長を測定できる。

この場合にはΔＬとして拡散用マスク層のオーバーエツ
チングの量なども含むことになる。本測定方法において
は、実効的チヤンネル長を測定せんとする電界効果トラ
ンジスタとは幾何学的チヤンネル長のみ異なり他のパラ
メータはほぼ同じ値を持つ電界効果トランジスタを用意
する必要があるが、その閾値電圧やゲート幅の値が実効
的チヤンネル長を測定せんとする電界効果トランジスタ
と少々異なつていても、測定時のゲート電圧やゲート幅
が大きければ誤差を小さくすることができる。

以上述べたように、本発明の測定方法は、実効的チヤン
ネル長ばかりでなく、上記のような他の重要な諸元も測
定でき、また測定方法にも柔軟性がある。

さらに本発明の測定方法は、非破懐で、容易な電気的測
定、光学的測定、データ処理を行なうだけでよく、その
精度も幾何学的チヤンネル長やゲート電圧の種類を増せ
ばかなり上げることが出きるため、簡便かつ精確な方法
である。次に本発明の電界効果トランジスタの実効的チ
ノヤンネル長の測定方法をＮチヤンネルＭＯＳ型トラン
ジスタに実施した例を一例として示す。表１は幾何学的
チヤンネル長Ｌは異なるかチヤンネル幅Ｗかほとんど同
じ値をもつＭＯＳ型トランジスタの幾何学的チヤンネル
長Ｌと各ゲート電圧（Ｖ６＝４、５、６、７、８（Ｖ）
）における全体の抵抗値Ｒの関係を示す表である。表２
は表１のデータより各ゲート電圧ごとく最小二乗法によ
つて求めたＡとρ／Ｗの関係であり、Ｒｘｙはこの時の
相関係数である。表３は、表２の結果であるＡとρ／Ｗ
との関係を用いて最小二乗法により求めたΔＬとＲ。

の値である。このΔＬを用いることによつて、表４の各
幾何学的チヤンネル長を持つＭＯＳ型トランジスタの実
効的チヤンネル長が求まる。

以上発明の電界効果トランジスタの実効的チヤンネル長
等の諸元を測定方法を説明するために、便宜上ＭＯＳ型
トランジスタを例にして説明したが、ソース・ドレイン
拡散層間距離によつて実効的チヤンネル長が定まる型式
の他の電界効果トランジスタに対しても本発明の方法は
適用でき極めて有用であることは当然である。

【図面の簡単な説明】

第１図Ａ，Ｂは、本発明の電界効果トランジスタのチヤ
ンネル長の測定方法でいう幾何学的チヤンネル長の１つ
であるソース・ドレイン拡散孔１３，１４間距離Ｌと完
成時のソース・ドレイン拡散層１５，１６間隔である実
効的チヤンネル長Ｌ８ｆｆを説明するための模式断面の
一例を示したものであり、第１図Ａは一般的なＭＯＳ型
トランジスタの製造途中図、第１図Ｂは完成略図である
。

Claims

【特許請求の範囲】

１諸元を測定せんとする電界効果トランジスタの他に
該電界効果トランジスタとは幾何学的チャンネル長を異
ならしめかつ他のパラメータは誤差の範囲で同一の値と
なした対照用の電界効果トランジスタを少なくとも１つ
以上用意し、各々の電界効果トランジスタの幾何学的チ
ャンネル長および少なくとも２つ以上のゲート電圧に対
する各々の電界効果トランジスタの三極管領域における
ソース・ドレイン間の全抵抗を実測し、まず各々の幾何
学的チャンネル長を横軸にとり全抵抗を縦軸にとつてグ
ラフ化するかもしくは最小二乗法を用いて幾何学的チャ
ンネル長が零とみなせるときの全抵抗（以下第１の縦軸
切片という）およびグラフの傾き（以下第１の傾きとい
う）を求める、前記第１の縦軸切片はソース電極および
ドレイン電極の接触抵抗や配線抵抗等の寄生抵抗と該電
界効果トランジスタの幾何学的チャンネル長と実効的チ
ャンネル長の差を実効的チャンネル長とする電界効果ト
ランジスタの固有のチャンネル抵抗を加えたものに相当
し又前記第１の傾きは単位長を実効的チャンネル長とす
る前記電界効果トランジスタの固有のチャンネル抵抗に
相当する、次に前記第１の傾きを横軸にとり前記第１の
縦軸切片を縦軸にとつて再びグラフ化するかもしくは最
小二乗法を用いて前記第１の傾きが零とみなせるときの
前記第１の縦軸切片（以下第２の縦軸切片という）およ
びグラフの傾き（以下第２の傾きという）を求めると、
前記第２の縦軸切片は前記寄生抵抗に相当し前記第２の
傾きは該電界効果トランジスタの幾何学的チャンネル長
と実効的チャンネル長の差に相当する、次いで前記実測
した幾何学的チャンネル長と前記第２の傾きとの差を求
めて実効的チャンネル長を得ることを特徴とする電界効
果トランジスタの諸元を測定する方法。