CN1311536C - 测量金属氧化半导体场效晶体管有效电流通道长度的方法 - Google Patents

Abstract

本发明提供一种测量金属氧化半导体场效晶体管有效电流通道长度的方法，通过提供一第一补偿因子、一第二补偿因子及一第三补偿因子以测量一金属氧化半导体场效晶体管的有效电流通道长度以及该晶体管的栅极、漏极及源极重叠长度；该第一补偿因子可通过测量该晶体管的两栅极等效电容来计算出，该第二补偿因子可通过测量该晶体管的两重叠等效电容来计算出，而该第三补偿因子则等于该第二补偿因子除以该第一补偿因子；本发明利用计算晶体管分别操作于积累状态或是反转状态时的等效电容，经由一连串的运算式推导出有效电流通道长度以及相关的电性特征值，而能更正确地测量有效电流通道长度以及晶体管内源极与漏极的位置。

Description

测量金属氧化半导体场效晶体管有效电流通道长度的方法

技术领域

本发明提供一种测量晶体管有效电流通道长度的方法，尤指一种通过提供三个补偿因子以计算有效电流通道长度并能更精确测量晶体管的源极与漏极位置的测量金属氧化半导体场效晶体管有效电流通道长度的方法。

背景技术

精确计算晶体管的有效电流通道长度已成为半导体技术研究的重要领域，原因无他，只有在精确地测量出晶体管的有效电流通道长度，才能更精确地探讨并推导出晶体管的其他相关电性特性。有效电流通道长度不仅可以作为半导体制程的参考，更是电脑辅助设计软件(computer aideddesign，CAD)模拟晶体管操作结果的重要依据之一。

请参阅图1，图1为一金属氧化半导体场效晶体管(metal-oxide-semiconductor field effect transistor，MOSFET)10的纵剖视图。晶体管10至少包含有一栅极(gate)12，一源极(source)14，一漏极(drain)16以及一硅基底(silicon substrate)18。晶体管10的有效电流通道长度指位于源极14与漏极16之间的电流通道22的长度。晶体管10依据不同类型(如基本的NMOS或PMOS型)，都有分别对应的启始电压(threshold voltage)，晶体管10只有在其栅极12被施加一其绝对值大于此一启始电压的电压时，才会于其源极14以及漏极16之间形成电流通道22，在这种情况下时，晶体管10的源极14与硅基底18都是接地，也就是等同于源极14被外接一相当于零电位的电压。此外，只要当栅极12被施以的电压的绝对值大于晶体管10的启始电压就会有电流通道22的形成并使得电流得以于其中流通，否则此晶体管10就会一直保持于截止(cutoff)状态，亦即晶体管10会维持在不可导电(non-conductive)的状态。

习知测量晶体管的有效电流通道长度的方法，通常会将各种晶体管的电流通道22内的载子移动率(carrier mobility)视为一个常数(constant)或将载子移动率视为与栅极偏压成正比关来加以推算，而这样的简化只是假设晶体管10于测量时施予栅极12的电压一直保持固定不变。然而，这样的假设与实际的情形有些出入，因为载子移动率实际上是与栅极12的电压V_GS及晶体管10的启始电压V_T之间的大小差异值V_GT(＝V_GS-V_T)有关。因此有些测量技术即提出以差异值V_GT视为常数的方式来取代原先以栅极偏压视为常数的方式，以正确地推算出晶体管的有效通道长度。而在这些方法中，其准确性可得到一定程度的改善，但晶体管10的源极12与漏极14之间与偏压有关的串联电阻大小却未被考虑到。在一般的电流-电压(I-V)逼近法中常见的问题即是通道长度偏移ΔL以及串联电阻R_DS需同时测量得，然后再假设串联电阻R_DS独立于所施加的偏压(bias-independent)以从线性的电流-电压线性方程式(linear I-Vequation)求出通道长度偏移ΔL。然而，实际上串联电阻R_DS却是附属于所施加的偏压(bias-dependent)，进而使得求得通道长度偏移ΔL的唯一解变成不可能。

请参阅图2，图2为图1金属氧化半导体场效晶体管10与一对应的掩模20的纵剖视图。掩模20用来于晶体管10的制造过程中以微影显像(lithography)以及蚀刻(etching)的方式来形成晶体管10的栅极12，而晶体管10的源极14与漏极16则是用离子注入(ion implantation)的方式形成。在微影显像以及蚀刻的过程中，掩模20的掩模长度L_mask与栅极12的栅极长度L_gate会因为误差产生一多晶硅栅极的偏移长度(polysilicon gate lithography bias)L_bias，而使得掩模长度L_mask与栅极长度L_gate并不相等。需说明的，掩模长度L_mask与栅极长度L_gate两者间的长度并不一定如图2所示那般掩模长度L_mask大于栅极长度Lgate，在此只是为求说明方便，故采用了掩模长度Lmask大于栅极长度L_gate的情况。另外，晶体管10内可能另具有一冶金通道(metallurgical channel)23，冶金通道23的长度被定义为从源极14边缘至漏极16边缘之间的距离，而晶体管10的有效电流通道长度L_effective在定义中则会比冶金通道长度23稍长一些。

习知的方法在计算晶体管10的有效电流通道长度L_effective时，利用源极14与漏极16间的电压以及电流来加以计算。图2用来说明测量晶体管有效电流通道长度的其中一种叫做电流与电压(I-V)的测量有效电流通道长度的方法，其通过下列式子来求出有效电流通道的等效电阻R_CHANNEL：

$R_{\mathrm{channel}}=\frac{L_{\mathrm{effective}}}{{\mathrm{\μ}}_{\mathrm{eff}}{C}_{\mathrm{ox}}W(V_{\mathrm{gate}}-V_t)}=\frac{V_{\mathrm{ds}}}{I_{\mathrm{ds}}}---\left(1\right)$

其中L_effective为晶体管10的有效电流通道长度；

μ_eff为电流通道内有效载子移动率(effective mobility)；

C_ox为栅极氧化层的单位面积电容(gate oxide capacitance per unitarea)；

W为晶体管10的宽度；

V_gate为施于晶体管栅极12的电压；

V_threshold为晶体管10的启始电压；

V_ds为源极14与漏极16间的电压(source-drain voltage)；

I_ds为源极14与漏极16间的电流(source-drain current)。

因此，先算出有效电流的通道长度L_effective后，再利用上述方程式(1)即可得到有效电流通道的等效电阻R_channel，如此一来即得以建立此晶体管10的一维电路模型。然而此方法仅能单纯地测量有效电流通道的长度L_effective，对于其他参数如偏移长度L_bias以及栅极12与源极14、漏极16的重叠部份长度2L_overlap均无以求得，而这样的结果在试图确立晶体管10的源极14与漏极16接面位置时便遭遇了很大的困难。

发明内容

因此本发明的主要目的不仅在提供一种测量晶体管有效电流通道长度的方法，通过本发明提供的补偿因子还能求得有效电流通道长度外的其他晶体管参数，如漏极与栅极的确切位置以及栅极与漏极或源极重叠部份的长度大小，可以解决习知技术所遭遇的问题。

本发明所提供的测量金氧半场效晶体管(MOSFET)有效电流通道长度(effective channel length)的方法。其中该晶体管包含有一硅基底(silicon substrate)、一栅极(gate)、一漏极(drain)以及一源极(source)，而当该硅基底以及该源极均接地且该栅极被施以一其绝对值大于该晶体管之一启始电压(threshold voltage)的电压时，一电流通道会形成于该晶体管的漏极及源极之间，且该晶体管于同一时间内操作于一积累状态(accumulation)或是一反转状态(inversion)。该测量方法包含有：

a.于该晶体管操作于该反转状态时测量该栅极之一第一栅极等效电容，且于该栅极于接地状态时测量该栅极之一第二栅极等效电容，并根据该第一及第二等效栅极电容计算出一第一补偿因子，该第一补偿因子等于该第一栅极等效电容除以该第二栅极等效电容；

b.于该晶体管操作于该积累状态时测量该源极、漏极与该栅极重叠部分之一第一重叠等效电容，且于该栅极于接地状态时测量该源极、漏极与该栅极重叠部分之一第二重叠等效电容，并根据该第一及第二等效重叠电容计算出一第二补偿因子，该第二补偿因子等于该第一重叠等效电容除以该第二重叠等效电容；

c.根据该第一及第二补偿因子计算出一第三补偿因子，该第三补偿因子等于该第二补偿因子除以该第一补偿因子；以及

d.根据该第一、第二及第三补偿因子计算出该源极、该漏极与该栅极重叠部分的长度以及该晶体管的有效电流通道长度。

相较于习知技术，本发明提供一种改良式的电容电压(C-V)的测量晶体管有效通道长度的方法，此种方法利用计算晶体管分别操作于积累状态或是反转状态时的等效电容，经由一连串的运算式推导出有效电流通道长度以及相关的电性特征值，而能更正确地测量有效电流通道长度以及晶体管内源极与漏极的位置。

附图说明

图1为一金氧半场效晶体管的纵剖视图；

图2为图1金氧半场效晶体管与一对应的掩模的纵剖视图；

图3为图1金氧半场效晶体管操作于反转状态时的等效电容示意图；

图4为图1金氧半场效晶体管操作于积累状态时的等效电容示意图；

图5为晶体管等效电容值与栅极电压的关系图；

图6显示本发明于计算出有效电流通道长度所需的运算式。

【图示的符号说明】

10晶体管                    12栅极

14源极                      16漏极

18硅基底                    22电流通道

23冶金通道                    33、35空乏区

具体实施方式

请参阅图2及图3。图3为图1金属氧化半导体场效晶体管10操作于反转状态(inversion)时的等效电容示意图。金氧半场效晶体管10于本说明中采用N型金属氧化半导体晶体管(NMOS)为例，同时为求简化但明了起见，图3及图4仅以晶体管10的左半部(即源极14)来做说明。如上所述，晶体管10包含有一栅极12，一源极14以及一硅基底18。当欲将晶体管10操作在反转状态时，须将晶体管10的源极14与硅基底18接地，并对晶体管10的栅极12施予一大于晶体管10的启始电压V_T的正电压，如此一来，晶体管10才会于其源极14与漏极16间形成电流通道22，且此时晶体管10于栅极12处会产生一用斜线所标示的空乏区(depletionregion)33。当晶体管10操作于反转状态时，晶体管10的单位长度等效电容C_inversion等于栅极12单位长度的栅极等效电容C_gate、晶体管10单位长度边缘电容2C_fringing以及晶体管10单位长度杂散电容C_offset/W三者的总和，故此时晶体管10的单位长度等效电容C_inversion可以以下列式子表示：

C_inversion＝C_gate+2C_fringing+C_offset/W

其中，W为晶体管10的宽度。

请参考图4，图4为图1金属氧化半导体场效晶体管10操作于积累状态(accumulation)时的等效电容示意图。当晶体管10操作于积累状态时，晶体管10的源极14及硅基底18亦均接地，而晶体管10的栅极12则被施1予一负电压。此时晶体管10的栅极12外接负电压的结果将使得晶体管10的源极14的接面(junction)水平往右方向(也就是往晶体管10的漏极16的方向)扩张，且晶体管10亦会于其源极14的垂直方向产生另一空乏区35，所以此时晶体管10的单位长度等效电容C_accumulation等于单位长度栅极12与源极14重叠部份的重叠等效电容C_overlap、单位长度边缘电容2C_fringing以及单位长度杂散电容C_offset/W的总和，亦即此时晶体管10单位长度等效电容C_accumulation可以以下列式子表示：

C_accumulation＝C_overlap+2C_fringing+C_offset/W

此外，重叠部份的有效长度L_{overlap，eff}等于晶体管重叠部份的电容(即重叠等效电容C_overlap)除以晶体管10的栅极氧化层的单位面积电容(gateoxide capacitance per unit area)C_ox，亦即L_{overlap，eff}＝C_overlap/C_ox。

由前述可知，当晶体管10操作于反转状态时，其栅极12会有空乏现象的产生。而当晶体管10操作于积累状态时，除了其栅极12与源极14或是与漏极16的重叠部份的接面(junction)在水平方向会有扩张外，晶体管10在垂直方向亦有空乏区35的产生。正因为上述两种情况，本发明在此导入了一第一补偿因子(compensation factor)θ″与一第二补偿因子θ′来求出晶体管10的有效通道长度L_effective以及其多晶硅栅极的偏移长度L_bias等值，其中第一补偿因子θ″为当晶体管10操作于反转状态时所求出，而第二补偿因子θ′则是当晶体管10操作于积累状态操作下时所求出。第一补偿因子θ″等于晶体管10操作于反转状态时其栅极12外接一第一电压时(即Vg＝Vcc时)栅极10的单位长度的第一栅极等效电容C_gate(Vg＝Vcc)与未外加电压时(即Vg＝0时)栅极10的单位长度的第二栅极等效电容C_gate(Vg＝0)的比值，其中此第一电压相对于零电位的源极14以及硅基底18而言为一正电位。第一补偿因子θ″用来补偿晶体管10于反转状态下操作时所产生的空乏现象，其可以下列式子来表示：

θ″＝C_gate(XVg＝Vcc)/C_gate(Vg＝0)

第二补偿因子θ′则等于晶体管10的栅极12外接一预定的第二电压时(即Vg＝-Vcc时)栅极12与源极及漏极重叠度份的单位长度第一重叠等效电容C_overlap(Vg＝-Vcc)与晶体管的单位长度栅极12不接电压时(即Vg＝0时)第二重叠等效电容C_overlap(Vg＝0)两者的比值，而此预定的第二电压相对于接地的晶体管的硅基底18及源极14而言为一负电压，故第二补偿因子θ′可以下列式子来表示：

θ′＝C_overlap(Vg＝-Vcc)/C_overlap(Vg＝0)

本发明另外有一第三补偿因子θ为上述第二补偿因子θ′与第一补偿因子θ″两者的比值，即θ＝θ′/θ″，因此第三补偿因子相对于第一以及第二补偿因子而言将会最后被求得。再加上晶体管10的栅极12分别与其源极14、漏极16的重叠部份的有效长度L_{overlap，eff}除以第三补偿因子θ，可以得到晶体管10的栅极12与源极14、漏极16重叠部份的长度L_overlap，即L_overlap＝L_{overlap，eff}/θ。另外，因重叠部份的有效长度L_{overlap，eff}等于重叠等效电容C_overlap除以栅极氧化层的单位面积电容C_ox，由此可以继续计算出重叠等效电容C_overlap。且因为晶体管10的单位长度边缘电容2C_fringing与单位长度杂散电容C_offset/W已经可由现有的测量技术得知，故晶体管操作于积累状态时的单位长度等效电容C_accumulation也因此得以顺利求得。

请参阅图5，图5为多个晶体管等效电容的电容值与栅极电压的关系图，其中上述的多个晶体管具有相同的栅极长度L_gate，且当晶体管操作于反转状态时采用了多种不同的掩模长度L_mask并因而得到不同的等效电容C_inversion。在不同掩模长度L_mask皆可测量出晶体管等效电容C_inversion的情况下，由于晶体管的单位长度等效电容C_inversion等于栅极单位长度等效电容(也就是栅极等效电容C_gate)与单位长度边缘电容2C_fringing以及单位长度杂散电容C_orfset/W的总和(即C_inversion＝C_gate+2C_fringing+C_offset/W)，所以在单位长度杂散电容C_offset/W以及单位长度边缘电容C_fringing已知的情况下可以推导出栅极等效电容C_gate。在计算出栅极等效电容C_gate之后，晶体管栅极的长度L_gate便可由公式 $L_{\mathrm{gate}}=\frac{C_{\mathrm{gate}}(C_{\mathrm{ref}1}-C_{\mathrm{ref}2})}{C_{\mathrm{inversion}1}-C_{\mathrm{inversion}2}}$ 计算出来，其中L_ref1与L_ref2分别代表

不同的掩模长度，而C_inversion1与C_inversion2则分别代表不同的掩模长度下所计算出来的对应等效电容。然后一些晶体管相关的特征值，如偏移长度L_bias以及最重要的有效电流通道L_effective就能通过本发明的方法跟著得知。

请参阅图2及图6，图6列出了本发明于计算出晶体管有效电流通道长度L_effective所需的运算式。运算式(101)表示有效电流通道长度L_effective等于掩模长度L_mask减去一预定待求的长度ΔL(如图2所示，有效电流通道长度L_effective＝掩模长度L_mask-偏移长度L_bias-重叠长度2L_overlap)，其中此预定待求的长度ΔL等于晶体管于微影与蚀刻过程中所产生的偏移长度L_bias与晶体管的栅极与源极重叠部份长度L_overlap以及漏极重叠部份长度L_overlap的总和，如运算式(102)所示。运算式(103)为晶体管10分别操作于反转状态时单位长度等效电容C_inversion的表示式，如前所述，当晶体管操作于反转状态时其单位长度等效电容C_inversion等于其单位长度的栅极等效电容C_gate加上单位长度边缘电容2C_fringing以及单位长度杂散电容C_offse/W的总和。运算式(104)则为晶体管操作于积累状态时等效电容C_accumulation的表示式，如前所述，当晶体管操作于积累状态时，其单位长度等效电容C_accumulation等于晶体管栅极与源极及漏极重叠部份的单位长度等效电容(也就是重叠等效电容C_overlap)与单位长度边缘电容C_fringing与杂散电容C_offset的总和。运算式(105)与(106)则列出了第一补偿因子θ′与第二补偿因子θ″的计算方法，而运算式(107)则说明了第三补偿因子θ为第一补偿因子θ′与第二补偿因子θ″两者的比值。在求出第三补偿因子θ之后，可以继续利用运算式(108)得到运算式(109)所需的晶体管栅极分别与源极及漏极重叠部份的有效长度L_{overlap，eff}，以继续计算重叠等效电容C_overlap。而栅极等效电容C_gate的电容值在不同掩模长度所对应不同晶体管操作于反转状态的情况下由运算式(103)所求出，另外晶体管10的偏移长度L_bias等于掩模长度L_mask减去晶体管10的栅极长度L_gate，如运算式(110)所示。如此一来，透过上述的运算，可以得到晶体管10的有效电流通道长度L_effective以及晶体管10的源极与漏极的确切位置等数值以供使用。

相较于习知技术，本发明提供一种改良式的电容电压(C-V)的测量晶体管有效通道长度的方法，此种方法利用计算晶体管分别操作于积累状态或是反转状态时的等效电容，经由一连串的运算式推导出有效电流通道长度以及相关的电性特征值，而能更正确地测量有效电流通道长度以及晶体管内源极与漏极的位置。

以上所述仅为本发明的较佳实施例，凡一本发明申请专利范围所做的均等变化与修饰皆应属本发明专利的涵盖范围。

Claims (17)

1.一种求出一金属氧化半导体场效晶体管的有效电流通道长度的方法，该晶体管包含有一硅基底、一栅极、一漏极以及一源极，其特征是：当该硅基底以及该源极均接地且该栅极被施以一其绝对值大于该晶体管的启始电压的电压时，一电流通道会形成于该晶体管的漏极及源极之间，且该晶体管于同一时间内操作于一积累状态或是一反转状态，该方法包含有：

于该晶体管操作于该反转状态时测量该栅极之一第一栅极等效电容，且于该栅极于接地状态时测量该栅极之一第二栅极等效电容，并根据该第一及第二等效栅极电容计算出一第一补偿因子，该第一补偿因子等于该第一栅极等效电容除以该第二栅极等效电容；

于该晶体管操作于该积累状态时测量该源极、漏极与该栅极重叠部分的一第一重叠等效电容，且于该栅极于接地状态时测量该源极、漏极与该栅极重叠部分的一第二重叠等效电容，并根据该第一及第二等效重叠电容计算出一第二补偿因子，该第二补偿因子等于该第一重叠等效电容除以该第二重叠等效电容；

根据该第一及第二补偿因子计算出一第三补偿因子，该第三补偿因子等于该第二补偿因子除以该第一补偿因子；以及

根据该第一、第二及第三补偿因子计算出该源极、该漏极与该栅极重叠部分的长度以及该晶体管的有效电流通道长度。

2.如权利要求1所述的方法，其特征是：当该晶体管操作于该反转状态时，该晶体管单位长度的等效电容等于该晶体管的单位长度的栅极等效电容与该晶体管单位长度的边缘电容以及该晶体管单位长度的杂散电容三者的总和。

3.如权利要求1所述的方法，其特征是：当该晶体管操作于该积累状态时，该晶体管单位长度的等效电容等于该晶体管单位长度的栅极与该源极、该漏极重叠部份的重叠等效电容与该晶体管单位长度的边缘电容以及该晶体管单位长度的杂散电容三者的总和。

4.如权利要求3所述的方法，其特征是：该晶体管的栅极与该源极、该漏极的重叠部份的有效长度等于该重叠等效电容除以该晶体管的栅极氧化层的单位面积电容。

5.如权利要求4所述的方法，其特征是：该重叠部份的有效长度除以该第三补偿因子可以得到该晶体管的栅极与该源极以及该漏极的一重叠部份的长度。

6.如权利要求5所述的方法，其特征是：该有效电流通道长度等于该晶体管于制造时使用的一掩模长度减去一预定待求的长度，该预定待求的长度等于该晶体管的栅极于蚀刻形成时所产生的一偏差长度以及该晶体管的栅极分别与该晶体管的源极以及漏极的该重叠部份的长度的总和。

7.如权利要求6所述的方法，其特征是：该偏差长度等于该掩模长度减去该晶体管的栅极的长度。

8.一种求出一金属氧化半导体场效晶体管的有效电流通道长度的方法，该晶体管包含有一硅基底、一栅极、一漏极以及一源极，其特征是：当该硅基底以及该源极均接地且该栅极被施以一其绝对值大于该晶体管的启始电压的电压时，一电流通道会形成于该晶体管的漏极及源极之间，且该晶体管于同一时间内操作于一积累状态或是一反转状态，该方法包含有：

于该晶体管操作于该反转状态时测量该栅极的一第一栅极等效电容，且于该栅极于接地状态时测量该栅极发一第二栅极等效电容，并根据该第一及第二等效栅极电容计算出一第一补偿因子；

于该晶体管操作于该积累状态时测量该源极、漏极与该栅极重叠部分发一第一重叠等效电容，且于该栅极于接地状态时测量该源极、漏极与该栅极重叠部分发一第二重叠等效电容，并根据该第一及第二等效重叠电容计算出一第二补偿因子；

根据该第一及第二补偿因子计算出一第三补偿因子；以及

根据该第一、第二及第三补偿因子计算出该源极、该漏极与该栅极重叠部分的长度以及该晶体管的有效电流通道长度。

9.如权利要求8所述的方法，其特征是：该第一补偿因子等于该第一栅极等效电容除以该第二栅极等效电容。

10.如权利要求8所述的方法，其特征是：该第二补偿因子等于该第一重叠等效电容除以该第二重叠等效电容。

11.如权利要求8所述的方法，其特征是：该第三补偿因子等于该第二补偿因子除以该第一补偿因子。

12.如权利要求8所述的方法，其特征是：当该晶体管操作于该反转状态时，该晶体管单位长度的等效电容等于该晶体管的栅极单位长度的栅极等效电容与该晶体管单位长度的边缘电容以及该晶体管单位长度的杂散电容三者的总和。

13.如权利要求8所述的方法，其特征是：当该晶体管操作于该积累状态时，该晶体管单位长度的等效电容等于该晶体管单位长度的栅极与该源极、该漏极重叠部份的重叠等效电容与该晶体管单位长度的边缘电容以及该晶体管单位长度的杂散电容三者的总和。

14.如权利要求13所述的方法，其特征是：该晶体管的栅极与该源极、该漏极的重叠部份的有效长度等于该重叠等效电容除以该晶体管的栅极氧化层的单位面积电容。

15.如权利要求14所述的方法，其特征是：该重叠部份的有效长度除以该第三补偿因子可以得到该晶体管的栅极与该源极以及该漏极的一重叠部份的长度。

16.如权利要求15所述的方法，其特征是：该有效电流通道长度等于该晶体管于制造时使用的一掩模长度减去一预定待求的长度，该预定待求的长度等于该晶体管的栅极于蚀刻形成时所产生的一偏差长度以及该晶体管的栅极分别与该晶体管的源极以及漏极的该重叠部份的长度的总和。

17.如权利要求16所述的方法，其特征是：该偏差长度等于该掩模长度减去该晶体管的栅极的长度。

Images