CN109904088B - 导体化工艺监控方法及阵列基板的制作方法 - Google Patents
导体化工艺监控方法及阵列基板的制作方法 Download PDFInfo
- Publication number
- CN109904088B CN109904088B CN201910091770.4A CN201910091770A CN109904088B CN 109904088 B CN109904088 B CN 109904088B CN 201910091770 A CN201910091770 A CN 201910091770A CN 109904088 B CN109904088 B CN 109904088B
- Authority
- CN
- China
- Prior art keywords
- resistance value
- channel
- test
- test unit
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Electroluminescent Light Sources (AREA)
Abstract
本揭示提供一种导体化工艺监控方法及阵列基板的制作方法，提供基板，所述基板包括多个测试单元，所述多个测试单元包括沟道部分以及设置于所述沟道部分两侧的导体化部分，所述方法包括：步骤S10：在所述基板上形成电阻测试组件；步骤S20：测量所述多个测试单元的电阻，并根据测量所得的电阻值对所述沟道部分导体化程度进行监控，当所述电阻值在预设电阻值范围之外时，判定此批次的导体化工艺参数失败，重新调整所述导体化工艺参数，准确控制沟道下半导体的导体化程度，使得在大规模生产中显示面板沟道部分导体化程度的一致性得到改善，从而有效提升显示面板的显示画面的均一性。
Description
技术领域
本发明涉及显示技术领域，尤其涉及一种导体化工艺监控方法及阵列基板的制作方法。
背景技术
顶栅结构(top gate)技术一种可降低薄膜晶体管寄生电容的氧化物背板技术，但这种技术需要克服在高世代线基板上进行SiO2干法刻蚀以及在高世代线上进行铟镓锌氧化物(Indium Gallium Zinc Oxide,IGZO)导体化工艺均一性的问题，上述问题会直接影响到(Organic Light-Emitting Diode,OLED)背板的性能，目前top gate工艺流程：IGZO沉积完后进行进行IGZO光刻工艺，完成IGZO图案后直接沉积栅极绝缘层和栅极线层，然后进行栅极线光刻工艺，之后首先利用湿法刻蚀栅极线金属，然后采用干法刻蚀栅极绝缘层层，使要导体化的IGZO裸露出来，之后进行导体化工艺，通常导体化工艺采用含H的气体对IGZO表面进行处理，使IGZO中的O与H结合，从而使IGZO导体化，随着和导体化气体的不断反映，在沟道区域本应该不进行导体化的半导体区域会不同程度的被导体化，这样沟道的宽度就会发生变化，沟道宽度是TFT设计的关键参数，直接影响了驱动OLED发光的电流值，由于导体化过程中很难通过肉眼或者现有测试设备判断导体化的程度，特别是沟道下半导体的导体化程度，这样在大规模生产中必然会出现面板的不同区域宽度不一致的问题，从而造成显示的不均一。
综上所述，现有显示面板生产过程中存在不同区域沟道宽度不一致，导致显示不均一的问题。故，有必要提供导体化工艺监控方法及阵列基板的制作方法来改善这一缺陷。
发明内容
本揭示提供一种导体化工艺监控方法及阵列基板的制作方法，用于解决现有显示面板生产过程中存在不同区域沟道宽度不一致，导致显示不均一的问题。
本揭示提供一种导体化工艺监控方法，包括：
步骤S10：提供基板，所述基板包括多个测试单元，所述测试单元包括沟道部分以及设置于所述沟道部分的两侧的导体化部分；
步骤S20：在所述基板上形成电阻测试组件；
步骤S30：测量所述测试单元的电阻值，并根据测量所得的所述测试单元的所述电阻值对所述沟道部分的导体化程度进行监控。
根据本揭示一实施例，所述沟道部分包括沟道导体化部分和沟道未导体化部分。
根据本揭示一实施例，所述电阻测试组件包括多个测试焊盘，所述测试焊盘设置于所述沟道部分的所述两侧。
根据本揭示一实施例，所述沟道部分以及所述导体化部分的材料为铟镓锌氧化物。
根据本揭示一实施例，在对所述测试单元测量所述电阻值之前，还包括：设定所述测试单元的预设电阻值范围。
根据本揭示一实施例，当所述测试单元的所述电阻值在所述预设电阻值范围之外时，判定当前的导体化工艺参数失败，重新调整所述导体化工艺参数。
本揭示提供一种阵列基板的制作方法，包括：
步骤S10：提供基板，所述基板包括多个测试单元，所述测试单元包括沟道部分以及设置于所述沟道部分的两侧的导体化部分；
步骤S20：在所述基板上形成电阻测试组件；
步骤S30：测量所述测试单元的电阻值，并根据测量所得的所述测试单元的所述电阻值对所述沟道部分的导体化程度进行监控；
其中，所述基板还包括金属屏蔽层以及缓冲层。
根据本揭示一实施例，在对所述测试单元测量所述电阻值之前，还包括：设定所述测试单元的预设电阻值范围。
根据本揭示一实施例，当所述测试单元的所述电阻值在所述预设电阻值范围之外时，判定当前的导体化工艺参数失败，重新调整所述导体化工艺参数。
根据本揭示一实施例，所述沟道部分以及所述导体化部分的材料为铟镓锌氧化物。
本揭示实施例的有益效果：本揭示通过电阻测试组件测试多个具有不同宽度沟道部分的测试单元之间的电阻，根据测量所得的电阻值对所述沟道部分导体化程度进行监控，当所述电阻值在预设电阻值范围之外时，判定此批次的导体化工艺参数失败，重新调整所述导体化工艺参数，准确控制沟道下半导体的导体化程度，使得在大规模生产中显示面板沟道部分导体化程度的一致性得到改善，从而有效提升显示面板的显示画面的均一性。
附图说明
为了更清楚地说明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单介绍，显而易见地，下面描述中的附图仅仅是揭示的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本揭示实施例提供的基板的结构示意图；
图2为本揭示实施例提供的方法流程示意图；
图3为本揭示实施例提供的基板的结构示意图。
具体实施方式
以下各实施例的说明是参考附加的图示，用以例示本揭示可用以实施的特定实施例。本揭示所提到的方向用语，例如[上]、[下]、[前]、[后]、[左]、[右]、[内]、[外]、[侧面]等，仅是参考附加图式的方向。因此，使用的方向用语是用以说明及理解本揭示，而非用以限制本揭示。在图中，结构相似的单元是用以相同标号表示。
下面结合附图和具体实施例对本揭示做进一步的说明：
实施例一：
本揭示提供一种顶栅结构导体化工艺监控方法，下面结合图1至图3进行详细说明。
本揭示提供一种顶栅结构导体化工艺监控方法，所述方法包括：
步骤S10：提供基板，所述基板包括多个测试单元，所述测试单元包括沟道部分以及设置于所述沟道部分的两侧的导体化部分；
如图1所示，图1为本揭示实施例提供的所述基板的结构示意图，所述基板包括多个测试单元，第一测试单元101、第二测试单元102以及第三测试单元103，优选的，所述多个测试单元还包括第n-1个测试单元以及第n个测试单元，其中n≥2。
所述多个测试单元包括沟道部分104以及设置于所述沟道部分两侧的导体化部分105，其中，所述第一测试单元101包括第一沟道部分106以及第一导体化部分107，所述第二测试单元102包括第二沟道部分108以及第二导体化部分109，第三测试单元103包括第三沟道部分110以及第三导体化部分111，所述沟道部分104的宽度各不相同，在本实施例中，所述沟道部分104的多个沟道部分宽度逐渐减小。
步骤S20：在所述基板上形成电阻测试组件112；
步骤S30：测量所述测试单元的电阻值，并根据测量所得的所述测试单元的所述电阻值对所述沟道部分104的导体化程度进行监控。
由于在所述导体化部分进行导体化工艺时，所述沟道部分104也会存在不同程度的导体化，所以所述沟道部分104包括沟道导体化部分310和沟道未导体化部分311。
优选的，所述电阻测试组件112包括多个测试焊盘113，所述多个测试焊盘113设置于所述多个沟道部分104的两侧，用于测试所述测试焊盘113之间的电阻。
优选的，所述沟道部分104以及所述导体化部分105的材料为铟镓锌氧化物。
优选的，在对所述多个测试单元进行电阻测量之前，还包括：设定所述测试单元电阻值的预设范围。
优选的，当所述电阻值在所述预设范围之外时，判定此批次的导体化工艺参数失败，重新调整所述导体化工艺参数。当所述电阻值超出预设范围之外时，沟道导体化部分310的宽度已经超过了沟道部分104的宽度的一半，此时可以认定沟道部分104已经被完全导体化，则判定此次的导体化工艺参数失败，需要重新调整导体化工艺参数直至导体化工艺通过。
实施例二：
本揭示实施例提供一种阵列基板的制作方法，下面结合图1至图3进行详细说明。
所述方法包括：
步骤S10：提供基板，所述基板包括多个测试单元，所述测试单元包括沟道部分以及设置于所述沟道部分的两侧的导体化部分；
如图1所示，图1为本揭示实施例提供的所述基板的结构示意图，所述基板包括多个测试单元，第一测试单元101、第二测试单元102以及第三测试单元103，优选的，所述多个测试单元还包括第n-1个测试单元以及第n个测试单元，其中n≥2。
所述多个测试单元包括沟道部分104以及设置于所述沟道部分两侧的导体化部分105，其中，所述第一测试单元101包括第一沟道部分106以及第一导体化部分107，所述第二测试单元102包括第二沟道部分108以及第二导体化部分109，第三测试单元103包括第三沟道部分110以及第三导体化部分111，所述沟道部分104的宽度各不相同，在本实施例中，所述沟道部分104的多个沟道部分宽度逐渐减小。
步骤S20：在所述基板上形成电阻测试组件112；
步骤S30：测量所述测试单元的电阻值，并根据测量所得的所述测试单元的所述电阻值对所述沟道部分104的导体化程度进行监控。
由于在所述导体化部分进行导体化工艺时，所述沟道部分104也会存在不同程度的导体化，所以所述沟道部分104包括沟道导体化部分310和沟道未导体化部分311。
优选的，所述电阻测试组件112包括多个测试焊盘113，所述多个测试焊盘113设置于所述多个沟道部分104的两侧，用于测试所述测试焊盘113之间的电阻。
优选的，在对所述多个测试单元进行电阻测量之前，还包括：设定所述测试单元电阻值的预设范围。
优选的，当所述电阻值在所述预设范围之外时，判定此批次的导体化工艺参数失败，重新调整所述导体化工艺参数。
在本实施例中，如图3所示，图3为本揭示实施例提供的基板的结构示意图，所述基板还包括金属屏蔽层302以及缓冲层303，所述金属屏蔽层设置于所述基板的基底301上，测试单元设置于所述所述缓冲层303上，测试单元包括沟道部分104以及设置于所述沟道部分104两侧的导体化部分105。
在本实施例中，所述沟道部分104和所述导体化部分105的材料为铟镓锌氧化物。在所述缓冲层303上沉积完成一层铟镓锌氧化物薄膜后，通过光刻和湿法刻蚀形成铟镓锌氧化物图案。然后在所述铟镓锌氧化物图案上沉积栅极绝缘层305以及栅极线层306。通过湿法刻蚀刻蚀栅极线层306，再利用干法刻蚀，刻蚀所述栅极绝缘层305，漏出需要导体化的铟镓锌氧化物图案，利用H2、He或者NH3等气体对所述铟镓锌氧化物图案进行导体化处理形成导体化部分105。
在本实施例中，形成导体化部分105的过程中，沟道部分104存在不同程度的被导体化，在通过电阻测试后，可以进行后续工艺。所述后续工艺包括，在所述基板上形成层间电介质层304，对所述层间电介质层304进行干法刻蚀形成接触孔309，在所述层间电介质层上形成源漏电极层307，源漏电极层通过接触孔309与所述导体化部分305相接触，最后在所述源漏电极层307上形成钝化保护层308。
优选的，所述基板还包括透明电极层，所述透明电极层设置于所述钝化保护层308上。
本揭示通过电阻测试组件测试多个具有不同宽度沟道部分104的测试单元之间的电阻，根据测量所得的电阻值对所述沟道部分104的导体化程度进行监控，当所述电阻值在预设电阻值范围之外时，判定此批次的导体化工艺参数失败，重新调整所述导体化工艺参数，准确控制沟道下半导体的导体化程度，使得在大规模生产中显示面板沟道部分104导体化程度的一致性得到改善，从而有效提升显示面板的显示画面的均一性。
综上所述，虽然本揭示以优选实施例揭露如上，但上述优选实施例并非用以限制本揭示，本领域的普通技术人员，在不脱离本揭示的精神和范围内，均可作各种更动与润饰，因此本揭示的保护范围以权利要求界定的范围为基准。
Claims (7)
1.一种导体化工艺监控方法，其特征在于，包括：
步骤S10：提供基板，所述基板包括多个测试单元，所述测试单元包括沟道部分以及设置于所述沟道部分两侧的预设的导体化部分，多个所述测试单元的所述沟道部分的宽度逐渐减小；
步骤S20：在所述基板上形成电阻测试组件；
步骤S30：对多个所述测试单元中预设的所述导体化部分进行导体化处理，测量各个所述测试单元的电阻值，并将测量所得的各个所述测试单元的所述电阻值与预设电阻值范围进行比较；当测得所述测试单元的电阻值小于预设电阻值范围时，判定所述测试单元的沟道部分被完全导体化，当前的导体化工艺参数失败。
2.如权利要求1所述的导体化工艺监控方法，其特征在于，所述电阻测试组件包括多个测试焊盘，所述测试焊盘设置于所述沟道部分的所述两侧。
3.如权利要求1所述的导体化工艺监控方法，其特征在于，所述沟道部分的材料为铟镓锌氧化物。
4.如权利要求1所述的导体化工艺监控方法，其特征在于，在对所述测试单元测量所述电阻值之前，还包括：设定所述测试单元的所述预设电阻值范围。
5.一种阵列基板的制作方法，其特征在于，包括：
步骤S10：提供基板，所述基板包括多个测试单元，所述测试单元包括沟道部分以及设置于所述沟道部分两侧的预设的导体化部分，多个所述测试单元的所述沟道部分的宽度逐渐减小；
步骤S20：在所述基板上形成电阻测试组件；
步骤S30：对多个所述测试单元中预设的所述导体化部分进行导体化处理，测量各个所述测试单元的电阻值与预设电阻值范围进行比较；当测得所述测试单元的电阻值小于预设电阻值范围时，判定所述测试单元的沟道部分被完全导体化，当前的导体化工艺参数失败；
其中，所述基板还包括金属屏蔽层以及缓冲层。
6.如权利要求5所述的制作方法，其特征在于，在对所述测试单元测量所述电阻值之前，还包括：设定所述测试单元的所述预设电阻值范围。
7.如权利要求5所述的制作方法，其特征在于，所述沟道部分以及所述导体化部分的材料为铟镓锌氧化物。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910091770.4A CN109904088B (zh) | 2019-01-30 | 2019-01-30 | 导体化工艺监控方法及阵列基板的制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910091770.4A CN109904088B (zh) | 2019-01-30 | 2019-01-30 | 导体化工艺监控方法及阵列基板的制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN109904088A CN109904088A (zh) | 2019-06-18 |
| CN109904088B true CN109904088B (zh) | 2021-08-03 |
Family
ID=66944490
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910091770.4A Active CN109904088B (zh) | 2019-01-30 | 2019-01-30 | 导体化工艺监控方法及阵列基板的制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN109904088B (zh) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6646462B1 (en) * | 2002-06-24 | 2003-11-11 | Advanced Micro Devices, Inc. | Extraction of drain junction overlap with the gate and the channel length for ultra-small CMOS devices with ultra-thin gate oxides |
| CN1476067A (zh) * | 2002-08-15 | 2004-02-18 | 联华电子股份有限公司 | 测量金属氧化半导体场效晶体管有效电流通道长度的方法 |
| CN102945841A (zh) * | 2012-11-22 | 2013-02-27 | 上海集成电路研发中心有限公司 | Mos晶体管有效沟道长度测试结构及测试方法 |
-
2019
- 2019-01-30 CN CN201910091770.4A patent/CN109904088B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6646462B1 (en) * | 2002-06-24 | 2003-11-11 | Advanced Micro Devices, Inc. | Extraction of drain junction overlap with the gate and the channel length for ultra-small CMOS devices with ultra-thin gate oxides |
| CN1476067A (zh) * | 2002-08-15 | 2004-02-18 | 联华电子股份有限公司 | 测量金属氧化半导体场效晶体管有效电流通道长度的方法 |
| CN102945841A (zh) * | 2012-11-22 | 2013-02-27 | 上海集成电路研发中心有限公司 | Mos晶体管有效沟道长度测试结构及测试方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN109904088A (zh) | 2019-06-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN109148491B (zh) | 一种阵列基板及其制备方法、显示装置 | |
| US10483296B2 (en) | TFT and manufacturing method thereof, array substrate and manufacturing method thereof, and display device | |
| CN108198825B (zh) | 一种阵列基板及其制备方法、显示面板 | |
| KR102268086B1 (ko) | 모니터 패널 teg 테스트 어셈블리 및 그 형성방법과 테스트방법 | |
| US20150295091A1 (en) | Oxide thin film transistor array substrate, manufacturing method thereof, and display panel | |
| US20140167079A1 (en) | Array substrate, method for fabricating the same and display device | |
| CN106876260B (zh) | 一种闸电极结构及其制造方法和显示装置 | |
| CN103354206A (zh) | 过孔制作方法、显示面板制作方法及显示面板 | |
| CN105702742A (zh) | 氧化物薄膜晶体管及其制备方法 | |
| CN110993610A (zh) | 阵列基板及其制备方法、显示面板 | |
| US11237657B2 (en) | Array substrate, method of manufacturing array substrate, display panel and display apparatus | |
| CN111863839A (zh) | 一种阵列基板、其制备方法及显示面板 | |
| US9799688B2 (en) | Array substrate with uniform charge distribution, method for manufacturing the same and display device | |
| KR100543001B1 (ko) | 박막 트랜지스터 및 액티브 매트릭스 평판 표시 장치 | |
| CN109904088B (zh) | 导体化工艺监控方法及阵列基板的制作方法 | |
| WO2021179330A1 (zh) | 阵列基板及其制作方法 | |
| US9899425B2 (en) | Array substrate and manufacturing method thereof | |
| US11127767B2 (en) | Array substrate, method for manufacturing the same and display device | |
| CN106711154B (zh) | 一种显示基板、显示装置及显示基板的制作方法 | |
| KR0171673B1 (ko) | 전자소자 및 그 제조방법 | |
| CN108922892A (zh) | 阵列基板及其制作方法、显示面板 | |
| CN109887933B (zh) | 显示面板及其制作方法 | |
| CN102723307A (zh) | 一种制备阵列基板的方法及tft结构 | |
| CN111180396A (zh) | 一种氧化物半导体基板结构及制作方法 | |
| CN112599578B (zh) | 阵列基板及其制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |