JPH01189934A

JPH01189934A - 電界効果トランジスタのチャネル長評価方法

Info

Publication number: JPH01189934A
Application number: JP63013532A
Authority: JP
Inventors: Shinji Miyano; 信治宮野; Kenji Ishida; 石田　賢二
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1988-01-26
Filing date: 1988-01-26
Publication date: 1989-07-31

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔発明の目的〕（産業上の利用分野）本発明はチャネル長の測定方法を改良した電界効果トラ
ンジスタのチャネル長評価方法に関する。

（従来の技術）電界効果トランジスタ（ＦＥＴ）のうち例えばショット
キー接合型電界効果トランジスタ（ＭＥＳＦＥＴ）のゲ
ート長の測定においては、従来、走査型電子顕微鏡によ
ってＭＥＳＦＥＴのゲート断面形状を観察する方法によ
って行われていた。

しかしこの様な方法では、断面を得るためにＭＩＥＳＦ
ＥＴを破壊しなければならない、また１つのＭＥＳＦＥ
Ｔを測定するたびにその断面を露出する手間を生じ、測
定に時間がかかり、同一基板上に設けられた多数のＭＥ
ＳＦＥＴを測定することは、困難であった。

さらに、実際のＭＥＳＦＥＴの動作特性を決めるのはゲ
ート長ではなく、チャネル長である１例えば、ソース・
ドレイン領域形成時のイオン注入によるゲート電極下層
へのイオン注入層のまわり込みが大きいもの程そのチャ
ネル層の測定が重要であるがＭＥＳＦＥＴの断面の写真
から肉眼で判定するのは難しかった。

（発明が解決しようとする課題）以上のように、従来の走査型電子顕微鏡によるチャネル
長の測定方法では、ＦＥＴを破壊する必要があった。ま
た測定ごとに破壊する必要があり、その分時間を要した
。さらに、ゲート長とチャネル長の識別を肉眼で行うた
め、チャネル長の正確な測定が困難であった。

本発明は、以上の問題点を鑑みなされたもので、ＦＥＴ
を非破壊のまま正確なチャネル長を短時間で測定できる
ＦＥＴのチャネル長評価方法を提供することを目的とす
る。

〔発明の構成〕

（課題を解決するための手段）上記目的を達成するために本発明は、チャネル層を持っ
たＦＥＴと、　とのＦＥＴと同型のＦＥＴからチャネル
層を除外したダミー素子のそれぞれに対してゲート・オ
ーミック間容量を測定してそのゲート・オーミック間容
量の差からＦＥＴのゲート長を算出することを特徴とす
る。

（作　　用）この方法によれば、ＦＥＴのチャネル長を電気的な測定
によって得ることができる為、ＦＥＴ自身を非破壊のま
まＦＥＴ動作上の重要なパラメータであるチャネル長を
正確に測定できる。また、ゲート長に対するゲート・オ
ーミック間容量の関係式を導びいた後は、連続して被測
定ＦＥＴのゲート・オーミック間容量を測定するだけで
、同一基板上に設けられた多数のＦＥＴのチャネル長を
短時間で測定することができる。ここで、通常のＦＥＴ
とダミく一素子を同一基板上の近１乙こ設けておけば、ゲート長
の近い物を形成しておくことができる。従って関係式の
導出に当っては正確な定数を決定できる。その際、ダミ
ー素子の形成は、通常のＦＥＴのチャネル領域形成時に
おけるイオン注入工程をせずに形成すればたりる。

（実　施　例）本発明の詳細を実施例を用いて説明する。

第１図、第２図、第３図は、本発明の一実施例に係るＭ
ＥＳＦＥＴのチャネル長評価方法を示す図である。第２
図はチャネル領域を持つＦＥＴであるセルファライン型
ＭＥＳＦＥＴ　（以下素子工と呼ぶ）の断面である。Ｇ
ａＡｓの基板２１面に導電層であるソース領域３３及び
ドレイン領域２４が平行に設けられている。

このソース、ドレイン領域２３．２４それぞれに接続さ
れた低不純物濃度のチャネル領域２２上にはゲート電極
２５が設けられている。ソース、ドレイン領域２３．２
４上にはそれぞれ基板２１とオーミック接続したソース
電極２６及びドレイン電極２７が設けられている。第３
図は、素子Ｉのゲート容量の比較のために用いるダミー
素子である。このダミー素子は、素子Ｉのゲート電極に
相当するショットキ電極３５の下に、イオン注入を行わ
ずに形成した物であり、ＧａＡｓ基板３１内に素子Ｉの
ソース・ドレイン領域に相当する導電ＨＱｈ＜設けられ
ている。

この面上にはそれぞれオーミック電極３６．３７が設け
られている。このように、ダミー素子は、素子工と同型
の構造のＭＥＳＦＥＴからチャネル領域を除外して設け
られ、チャネル領域以外は、形状、各部の性質供に全て
同一の構造となっている。この２種類の素子でゲートの
マスク長（ＬＭ）がＩＪｍ、４μｓ。

２４　、１　、５１ｍ　、　１　、２−のものを用意す
る。そして上記の２種類の素子それぞれのゲート・ソー
ス間容量（Ｃｇｓ）を測定する。第１図はその測定例で
ある。

一般にゲートのマスク長（ＬＭ）と実効チャネル長（Ｌ
ｅｒｆ）の間にはある一定の値（ＬＯ）を介してＬＭ　
＝　Ｌｅｔｔ　＋　Ｌｏ　　　　　　　　　”・　　■
の関係があることが知られている。またゲート・ソース
間容量は、ゲートの空乏層容量の他に、配線容量及び接
合容量等から成る容量（Ｃｏｉｈ）を含む。

さらにゲートの空乏層容量（Ｃａｍｐ）は実効チャネル
長（Ｌｅｆｔ）に比例する。従って、Ｃにｓ”ｃｄｅｐ＋ｃｏｔｈ　　　　　　　’・・　■
ｃｇｓ　”αＬｏｆｆ＋Ｃｏｔｈ　　　　　　　−■の
関係が成り立ｑ。活性層にイオン注入しない素子ではＣ
ｄｅｐ＝Ｏと考えられる。この素子のゲート・ソース間
容量をＣＣ０ｍとすると、ＣａＯ膿：Ｃ０ｔｈ　　　　　　　　　　　　　・・・
　（イ）０式にに）式を代入し、できた式へさらに■を
代入して、ｃｇｓ−ｃｃｏｍ”αｌ−１３ｆ！＝α（ＬＭ−Ｌｏ）
・・・　■の関係を得る。従ってＣにｓ　　Ｃｃｏｍ”
Ｏとなる第１図の２本の直線の交点ではＬＭ＝Ｌ０　　　　　　　　　　　　・・・　■となり
０式を■式に代入すること桑でＬ＠Ｉｆｆが求まる。

本実施例では、直線１から０式のαは、１５［ｆＦ／−
］となる。また、直線２からは、Ｃ０゜、　＝　１５［
ｆＦ］が読み取れる。従って０式から次の０式が求まる
。

この０式に実測した被測定ＭＥＳＦＥＴのｃｇｇを代入
することでし。ｆｆが定まる。

尚、本発明においては、ＭＥＳＦＥＴのゲート長の測定
を行ったが、Ｐ　−ｎ接合型のＦＥＴ、　及びＭＯＳＦ
ＥＴにも適用することができ、同様の効果を湊すること
ができる。

〔発明の効果〕

以上述べたように、本発明によれば非破壊にてＦＥＴの
チャネル長を測定できる。また、電気的に測定されたゲ
ート・ソース間容量及び関係式から正確なチャネル長を
短時間で得ることができる。

【図面の簡単な説明】

第１図は、本発明の一実施例の測定結果を示す図、第２
図は本発明の一実施例に用いて測定した素子工の断面図
、第３図は本発明の一実施例に用いたダミニ素子の断面
図である。２１、３ｌ−ＧａＡｓ基板２２・・・ｎ型ＧａＡｓのチャネル領域２３、３３・・
・ソース領域　　２４．３４・・・ドレイン領域２５、
３５・・・ゲート電極　　２６．３６・・・ソース電極
２７、３７・・・ドレイン電極代理人　弁理士　則　近　憲　佑同　　松山光之

Claims

【特許請求の範囲】

（１）チャネル領域を有する電界効果トランジスタとこ
の電界効果トランジスタと同型の電界効果トランジスタ
からチャネル領域を除外して、ソース、ドレイン領域、
ソース、ドレイン電極及びゲート電極を有する構造のダ
ミー素子とを具備する電界効果トランジスタのチャネル
長評価方法に際して、前記電界効果トランジスタのゲー
ト・オーミック容量及び前記ダミー素子のゲート・オー
ミック容量の差から前記電界効果トランジスタの実効チ
ャネル長を算出することを特徴とする電界効果トランジ
スタのチャネル長評価方法。
（２）前記電界効果トランジスタ及び前記ダミー素子は
供に同一基板上に設けられたことを特徴とする請求項１
記載の電界効果トランジスタのチャネル長評価方法。