JPS5950554A - リ−ドフレ−ム - Google Patents
リ−ドフレ−ムInfo
- Publication number
- JPS5950554A JPS5950554A JP16200482A JP16200482A JPS5950554A JP S5950554 A JPS5950554 A JP S5950554A JP 16200482 A JP16200482 A JP 16200482A JP 16200482 A JP16200482 A JP 16200482A JP S5950554 A JPS5950554 A JP S5950554A
- Authority
- JP
- Japan
- Prior art keywords
- lead
- lead frame
- bending
- width
- connection part
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49541—Geometry of the lead-frame
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（ａ） 発明の技術分野
本発明はリードフレームに係り、特に半導体装置を製造
する場合、ハンドリングが容易となるリードフレームの
構造改良に関する。
する場合、ハンドリングが容易となるリードフレームの
構造改良に関する。
（ｂ） 技術の背景
一般にリードフレームはレジンモールド型半導体装置の
組立に用いられるが、又一方では高信頼性品に用いられ
る通常のセラミックパッケージに比べ安価に作成され、
しかも信頼性が比較的高い通称サーディツプ（Ｏｅｒ
ｄｉｐ ）と呼ばれる所謂リードフレームとセラミッ
ク基板をガラスを介して封止するパッケージの構成部材
として良く用いられる。
組立に用いられるが、又一方では高信頼性品に用いられ
る通常のセラミックパッケージに比べ安価に作成され、
しかも信頼性が比較的高い通称サーディツプ（Ｏｅｒ
ｄｉｐ ）と呼ばれる所謂リードフレームとセラミッ
ク基板をガラスを介して封止するパッケージの構成部材
として良く用いられる。
（Ｃ） 従来技術と問題点
コノサーディツプと呼ばれるパッケージに使用されてい
るリードフレームは薄い金属板で作られるとともに、た
とえば第１図に示すようにパターン化されている。すな
わち、リードフレーム１の単位リードパターンはそれぞ
れ矩形の形状をしたリードフレーム保持枠２と、連結方
向に平行な保持枠２から延び先端を半導体素子接着領域
空間３に臨ませる複数のり−ド４とからなり、位置決め
用の矩形穴５及び円形穴６を有し幅寸法Ａなる接続部７
によって連結されてなる。
るリードフレームは薄い金属板で作られるとともに、た
とえば第１図に示すようにパターン化されている。すな
わち、リードフレーム１の単位リードパターンはそれぞ
れ矩形の形状をしたリードフレーム保持枠２と、連結方
向に平行な保持枠２から延び先端を半導体素子接着領域
空間３に臨ませる複数のり−ド４とからなり、位置決め
用の矩形穴５及び円形穴６を有し幅寸法Ａなる接続部７
によって連結されてなる。
等の部分については同一符号を４１している。
製品組立時には前記リードフレームｌの単位リードパタ
ーンに夫々中央底面に半導体素子接着領域を有する凹部
（キャビティ）を具備しているセラミック基板１２（第
３図）ｆｅガラスによって接着し第１図に示す切断線８
及び折り曲げ位置９によって切断折り曲げ加工し、個々
のサーディツプステム■０を作成し、該ステム１０の前
記キャビティ内に半導体素子を固定した後、この半導体
素子の各電極と対応する各リード４の内端とを金線又は
アルミニウム線などの細いワイヤで繋ぎ、前記ステム１
０上にキャップ１１を低融点ガラス１３にて密封し保持
枠２を切断（切断線１４）除去することによりサーディ
ツプ型半導体装置を得ろ。
ーンに夫々中央底面に半導体素子接着領域を有する凹部
（キャビティ）を具備しているセラミック基板１２（第
３図）ｆｅガラスによって接着し第１図に示す切断線８
及び折り曲げ位置９によって切断折り曲げ加工し、個々
のサーディツプステム■０を作成し、該ステム１０の前
記キャビティ内に半導体素子を固定した後、この半導体
素子の各電極と対応する各リード４の内端とを金線又は
アルミニウム線などの細いワイヤで繋ぎ、前記ステム１
０上にキャップ１１を低融点ガラス１３にて密封し保持
枠２を切断（切断線１４）除去することによりサーディ
ツプ型半導体装置を得ろ。
しかしながら、１述した半導体素子付は工程、ワイヤボ
ンデング工程、キャップ封止工程などの組立工程、或は
半導体装置の捺印工程において、位置決め用四部５′及
び位置決め用円穴６を用いて連続的にハンドリングを行
なう場合、第８図に示すようにヒサシ状の接続部７が互
いに重なりあって組立素子損傷による歩留低下、連続作
業中断による作業能率低下などの問題があった。
ンデング工程、キャップ封止工程などの組立工程、或は
半導体装置の捺印工程において、位置決め用四部５′及
び位置決め用円穴６を用いて連続的にハンドリングを行
なう場合、第８図に示すようにヒサシ状の接続部７が互
いに重なりあって組立素子損傷による歩留低下、連続作
業中断による作業能率低下などの問題があった。
（ｄ） 発明の目的
本発明の目的はかかる問題を解消するため、→カーディ
ップパッケージのｎ’ｌｉｉ端部に残る接続部をリード
保持枠と同じく折り曲げ型に改良してハンドリング中の
各パ゛ソケージ間の重り合いを防止する構造を有するサ
ーディツプパッケージ用リードフレームの提供にある。
ップパッケージのｎ’ｌｉｉ端部に残る接続部をリード
保持枠と同じく折り曲げ型に改良してハンドリング中の
各パ゛ソケージ間の重り合いを防止する構造を有するサ
ーディツプパッケージ用リードフレームの提供にある。
（ｅ） 発明の構成
本発明は複数の同一リードパターンが連結されｊこリー
ドフレームであって、各リードパターンを保持するリー
ド保持枠の接続部の幅がリー ドの折り曲げ幅よりも犬
であることを特徴とする。
ドフレームであって、各リードパターンを保持するリー
ド保持枠の接続部の幅がリー ドの折り曲げ幅よりも犬
であることを特徴とする。
（ｆ） 発明の実施例
以下本発明の実施例を図面を参照して具体的に説明する
。第４図及び第５図は夫々本発明の一実施例のリードフ
レームの一部平面図及び該リードフレームを構成部材と
した→ノーデ・イツブ型半導体ド７レーム２０の単位リ
ードパターンは従来例にて説明した構造と同一形状にて
構成されており、説明を省略するが、各単位リードパタ
ーンを連結オる接続部２１の幅Ｗが図示したようにリー
ド４の折り曲げ位置９の間隙Ｗより広く加工形成されて
いる。かかる形状にすれば前記リードフレーム２０の単
位リードパターンに、夫々底面に半導体素子接着領域を
有する四部（キャビチー（）を具備してなるセラミック
基板１２をカラスによって接着し、切断線８及び折り曲
げ線９によって切断折り曲げ加工し、個々のサーディツ
プステム２２を作成した時に、該ステム２２の接続部２
１は保持枠２と同じく折り曲げ型に形成される。かかる
構造を有するサーディツプステムを使用すれば、組立て
工程、たとえばグイボンデング、ワイヤボンデング、封
止工程、捺印工程などにおける自動搬送などのハンドリ
ングにおいて、従来のヒサシ状の接続部・を１１才る構
造に比べてサーディツプパッケージのハンドリングが容
易となり、重り合いを防止することができる。
。第４図及び第５図は夫々本発明の一実施例のリードフ
レームの一部平面図及び該リードフレームを構成部材と
した→ノーデ・イツブ型半導体ド７レーム２０の単位リ
ードパターンは従来例にて説明した構造と同一形状にて
構成されており、説明を省略するが、各単位リードパタ
ーンを連結オる接続部２１の幅Ｗが図示したようにリー
ド４の折り曲げ位置９の間隙Ｗより広く加工形成されて
いる。かかる形状にすれば前記リードフレーム２０の単
位リードパターンに、夫々底面に半導体素子接着領域を
有する四部（キャビチー（）を具備してなるセラミック
基板１２をカラスによって接着し、切断線８及び折り曲
げ線９によって切断折り曲げ加工し、個々のサーディツ
プステム２２を作成した時に、該ステム２２の接続部２
１は保持枠２と同じく折り曲げ型に形成される。かかる
構造を有するサーディツプステムを使用すれば、組立て
工程、たとえばグイボンデング、ワイヤボンデング、封
止工程、捺印工程などにおける自動搬送などのハンドリ
ングにおいて、従来のヒサシ状の接続部・を１１才る構
造に比べてサーディツプパッケージのハンドリングが容
易となり、重り合いを防止することができる。
第６図及び第７図は夫々本発明の他の実施例のリードフ
レームの一部平面図及び該リードフレームを構成部材と
したサーディツプ型半導体装置の側面図で、前回と同等
の部分たついては同符号を付している。図において本発
明のり−ドール−ノ・８０における各単位リードパター
ンを連結する接続部８１の幅は前記リード７レーＡ ａ
ｏの幅と同一に形成されている。かかる形状のリード
フレーム３０に上記セラミック基板１２を接着し、切断
線８及び折り曲げ位置９によって切断折り曲げ加工し個
々のサーデツプステム８２を作成すれば接続部３１は前
述したと同様に折り曲げ型に形成され第４図及び第５図
で説明した本発明の一実施例と同様に重り合いを防止す
ることが可能である。
レームの一部平面図及び該リードフレームを構成部材と
したサーディツプ型半導体装置の側面図で、前回と同等
の部分たついては同符号を付している。図において本発
明のり−ドール−ノ・８０における各単位リードパター
ンを連結する接続部８１の幅は前記リード７レーＡ ａ
ｏの幅と同一に形成されている。かかる形状のリード
フレーム３０に上記セラミック基板１２を接着し、切断
線８及び折り曲げ位置９によって切断折り曲げ加工し個
々のサーデツプステム８２を作成すれば接続部３１は前
述したと同様に折り曲げ型に形成され第４図及び第５図
で説明した本発明の一実施例と同様に重り合いを防止す
ることが可能である。
また特に第１図に示した４寸法を位置決めに使用する場
合においては、第８図に図示したように形成されたリー
ドフレーム４０を用いて、以下同様にして個々のサーデ
ツプステム４２を作成し、第９図に示すサーディツプ型
半導体装置を完成すれば第６図及び第７図で説明しｔこ
本発明の他の実施例と同等の効果を得ることができる。
合においては、第８図に図示したように形成されたリー
ドフレーム４０を用いて、以下同様にして個々のサーデ
ツプステム４２を作成し、第９図に示すサーディツプ型
半導体装置を完成すれば第６図及び第７図で説明しｔこ
本発明の他の実施例と同等の効果を得ることができる。
（ｇ） 発明の詳細
な説明したようにリードパターン７ｅ連結する接続部を
折り曲げ型に形成し得る本発明のリードフレームは従来
の機能をなんら損なうことなく組立作業時における組立
素子損傷防止による歩留向上、連続作業中断による作業
能率低下防止によるコストタウン及び信頼性向上に効果
がある。
折り曲げ型に形成し得る本発明のリードフレームは従来
の機能をなんら損なうことなく組立作業時における組立
素子損傷防止による歩留向上、連続作業中断による作業
能率低下防止によるコストタウン及び信頼性向上に効果
がある。
第１図は従来のリードフレームの一部平面図、第２図及
び第８図は夫々従来のリードフレームを構成部材とした
サーディツプ型半導体装置の平面図及び側面図、第４図
及び第５図は夫々本発明の一実施例のリードフレームの
一部平面図及び該リードフレームを構成部材とした勺−
ディップ型半導体装置の側面図、第６図及び第７図は夫
々本発明の他の実施例のリードフレームの一部平面図及
び該リードフレームを構成部材としたサーディツプ型半
導体装置の側面図、第８図及び第９図は夫々本発明のそ
の他の実施例のリードフレームの一部平面及び該リード
フレームを構成部材としたサーディツプ型半導体装置の
平面図である。 図において、１，２０，８０．４０はリード−フレーム
、２はリード保持枠、７，２１・３１・４１は接続部、
４はリード、８は切断線、９は折り曲げ位置を示す。 １モｒヨーｆ／々ζｄ２゜ 代理人弁理士 松 岡 宏四部〜’′１’：Ｊ：Ｊｌ・
□′−一・−・１；□ 第１図 第３図 第４図 第５図 第６図 第７図 第８図 第９図 １
び第８図は夫々従来のリードフレームを構成部材とした
サーディツプ型半導体装置の平面図及び側面図、第４図
及び第５図は夫々本発明の一実施例のリードフレームの
一部平面図及び該リードフレームを構成部材とした勺−
ディップ型半導体装置の側面図、第６図及び第７図は夫
々本発明の他の実施例のリードフレームの一部平面図及
び該リードフレームを構成部材としたサーディツプ型半
導体装置の側面図、第８図及び第９図は夫々本発明のそ
の他の実施例のリードフレームの一部平面及び該リード
フレームを構成部材としたサーディツプ型半導体装置の
平面図である。 図において、１，２０，８０．４０はリード−フレーム
、２はリード保持枠、７，２１・３１・４１は接続部、
４はリード、８は切断線、９は折り曲げ位置を示す。 １モｒヨーｆ／々ζｄ２゜ 代理人弁理士 松 岡 宏四部〜’′１’：Ｊ：Ｊｌ・
□′−一・−・１；□ 第１図 第３図 第４図 第５図 第６図 第７図 第８図 第９図 １
Claims (1)
- 複数の同一リードパターンが連結されたリードフレーム
であって、各リードパターンを保持するリード保持枠の
接続部の幅がリードの折り曲げ幅よりも大であることを
特徴とするリードフレーム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16200482A JPS5950554A (ja) | 1982-09-16 | 1982-09-16 | リ−ドフレ−ム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16200482A JPS5950554A (ja) | 1982-09-16 | 1982-09-16 | リ−ドフレ−ム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5950554A true JPS5950554A (ja) | 1984-03-23 |
Family
ID=15746206
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16200482A Pending JPS5950554A (ja) | 1982-09-16 | 1982-09-16 | リ−ドフレ−ム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5950554A (ja) |
-
1982
- 1982-09-16 JP JP16200482A patent/JPS5950554A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2001015668A (ja) | 樹脂封止型半導体パッケージ | |
| JPH06204371A (ja) | 合成樹脂封止型電子部品及びそのリード端子の曲げ加工方法 | |
| JPS5950554A (ja) | リ−ドフレ−ム | |
| JP2812313B2 (ja) | 半導体装置 | |
| JPH0621304A (ja) | リードフレーム及び半導体装置の製造方法 | |
| JPH05315540A (ja) | 半導体装置 | |
| JP2788011B2 (ja) | 半導体集積回路装置 | |
| JP3274661B2 (ja) | 半導体装置 | |
| JP2789395B2 (ja) | ワイヤボンデイング方法 | |
| JP2934372B2 (ja) | 面実装型半導体装置の製造方法 | |
| KR200331874Y1 (ko) | 반도체의다핀형태패키지 | |
| JP3192238B2 (ja) | 半導体装置の組立方法 | |
| JPH02144946A (ja) | 半導体装置 | |
| JP3296339B2 (ja) | リードフレーム及び半導体装置 | |
| KR100244254B1 (ko) | 리드 프레임 및 이를 이용한 반도체 패키지 | |
| JPH0526761Y2 (ja) | ||
| JPH0442934Y2 (ja) | ||
| JP2564595B2 (ja) | 半導体装置の製造方法 | |
| JPH0382067A (ja) | 樹脂封止型半導体装置 | |
| JPH02224362A (ja) | 半導体装置の製造方法 | |
| JPH04368160A (ja) | 半導体パッケージ | |
| JPH09134986A (ja) | リードフレーム | |
| JPH02202046A (ja) | リードフレームおよびこれを用いた半導体装置の製造方法 | |
| JPS61168947A (ja) | 半導体装置の製造方法およびそれに用いるリ−ドフレ−ム | |
| JPH04242964A (ja) | リードフレームの製造方法 |