JPS59501387A - リ−ド・フレ−ムおよびその処理方法 - Google Patents
リ−ド・フレ−ムおよびその処理方法Info
- Publication number
- JPS59501387A JPS59501387A JP58502514A JP50251483A JPS59501387A JP S59501387 A JPS59501387 A JP S59501387A JP 58502514 A JP58502514 A JP 58502514A JP 50251483 A JP50251483 A JP 50251483A JP S59501387 A JPS59501387 A JP S59501387A
- Authority
- JP
- Japan
- Prior art keywords
- lead frame
- components
- parallel
- runner
- tape
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49503—Lead-frames or other flat leads characterised by the die pad
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
- H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
- H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
- H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
- H01L2221/68331—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding of passive members, e.g. die mounting substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/93—Batch processes
- H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01027—Cobalt [Co]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
- Y10T156/10—Methods of surface bonding and/or assembly therefor
- Y10T156/1052—Methods of surface bonding and/or assembly therefor with cutting, punching, tearing or severing
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49121—Beam lead frame or beam lead device
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/4981—Utilizing transitory attached element or associated separate material
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Lead Frames For Integrated Circuits (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。
Description
【発明の詳細な説明】
リード・フレームおよびその処理方法
発明の背景
不発明は、リード・フレームおよび倭数個の構成要素を処理する方法の分野に関
する。さらに詳しく云えは、本発明は、物理的寸法の小さい電子部品の傍数個を
取扱う際、特別な有用性のあるリード・フレームおよび複数個の構成要素を処理
する方法に胸する。
小形電子装置の製造において、回路を設けた複数個のダイ素子あるいは他の装置
をストリップのようなリード・フレームに付設されたそれぞれのボンディング・
パッドに個別に接着することは、広〈実施されている。この形式のリード・フレ
ームは、ビックおよび後続のボンデング作業中の位置決めをすることおよび個々
の回路素子を、ポンチング・パッドに接着することを可能とする。
最終的には、ホンテング・バラトラ有するこれ等個別の回路素子は、回路素子を
フレームに固定するタッグを除去することによってリード・フレームから分離さ
れなければならない。通例、これは、試験、リード曲け、マーキングあるいは他
の後続作業の以前になされなければならない。
しかし、これ等の部品は、これ等が小形であるため、個々に取扱うことは本来困
難であシ、そして、全体的に見て、技術の進歩に伴って、このような回路素子の
物理的寸法は、絶えず減少しつつある。その上、リード・フレームから除去する
と、各素子の適正な位置が失われ、再ひ位置決めをしなければならないが、これ
には、さらに作業者の時間と努力とが資されることとなる。
回路素子をリード・フレームに固定するタグを除去したとき、回路素子を個々に
保持する問題を解決するために、以前に、除去された素子を保持するための個々
のポケットを有する紙またはプラスチック・テープ全使用し、テープとポケット
の同時使用か提案された。このテープは、リード・フレームの縦方向の軸に対し
て900進んでお)、それをリード・フレームから除去するとき、個々の素子を
保持ポケット中にランダムな方位(orientαtion)で落下させること
かできる。しかし、この方法は、テープおよび関連装置の両方の面から見てこれ
等の手段を与えるためには高価につき、部品の一杭な方位を保持せず、そして、
試験、マーキングあるいはリード曲けの作業の以前に付加的の処理ステップを追
加する。
従って、本発明の一つの目的は、改良されたリード・フレームおよび複数個の構
成要素を処理する方法を提供することである。
さら゛に本発明の一つの目的は、直ちに入手できる材料を使用して安価に実行で
きる改良されたリード・フレ−とである。
なお、さらに本発明の一つの目的は、個々の素子の方位(oriεntatio
n)および位置が保持されるような改良されたリード・フレームおよび複数個の
構成要素を処理するなお、さらに本発明の一つの目的は、処理ステップの追加か
要求されない改良されたリード・フレームおよび複数個の構成要素を処理する方
法を提供することである。
なお、さらに本発明の一つの目的は、個々の素子を、試験、マーキングおよびリ
ード曲は作業を通じて一つのユニットとして取扱うことを可能とする改良された
り一ド・フレームおよび抄数個の構成要素を処理する方法を提供することである
。
発明の要約
上記の目的は、本発明により、マイラのような粘着テープ・ストリッツをリード
フレームの下部表面に清って転動し、あるいは圧し、リード・フレームとホン
ティング・バットとの下部表面に抜駆すせることにより達せられる。リード・フ
レームに対1て個々の回路素子を保持するタックを除去しても、これ等部品は、
現在の方位および位置を、リード・フレームとともにテープ・ストリップによっ
て保持される。それから回路素子はリード・フレーム/テープ・ストリップ結合
体によって、後続の試験、マーキング、リード曲けあるいは他の処理作業におい
て、一つのユニットとして取扱われる。
図面の簡単な説明
添付図面とともに、本発明の具体例の下記の説明を参照することによシ、本発明
の上記および他の特長乙目的およびこれ等を達成するためのやシ方が、さらに明
らかとなり、発明自身かよく理解されるであろう。そして、第1図は、本発明に
よるリード・フレームの一部分の平面図で、リート・フレームとボンディング・
バットとを、粘着テープ・ストリップとともに示すもので、その回路素子をリー
ド・フレームに保持するタッグを除去する以前および除去した以後の両方の状態
を示している。
第2図は、第1図のリード・フレームの([l+平面図あって、一つのランナ(
rrtnner’)の一部を切シ取って、リード・フレームとボンディング・パ
ッドとが粘着テープ・ストリッツ′に粘着している状態を示す。
好ましい具体例の説明
さて、第1図および第2図を参照すると、本発明による改良されたリード・フレ
ーム10が示されている。改良されたリード・フレーム10は、主要部として、
従来のリード・フレーム12と粘着テープ・ストリッツ”14とをともに含む。
図示の具体例において、リード・フレーム12は、平行で、間隔をおいて分離さ
れた、1対のランナ42を含み、この1対のランナ42はタイ・バー16および
タッグ20に除去iJ籠に付加されたホンティング・ノくット18 により相互
に和合されている。
複数個の穿孔22はリード・フレーム12の上面24と下面26とを連絡する。
穿孔22は、ダイ・ホンティングおよび他の処理作業を通じて、リード・フレー
ム12の割出しおよび正錐な位置決めを可能とする。タイ・ツク−16は、ホン
テング・パッド18に付せられたタッグ20の除去の以前と以後との両方におい
て、リード・フレーム12の構造上の完全な状態を維持する。
図示の通シ、ボンティング・ノ(ラド18は上面28とこれに対向する下面30
とを有する。通例は、ダイ32は、ターイ・ホンティング作業中、ボンティング
・)くラド18のうちの一つの上面28に接着される。ダイ62とホンティング
・パッド18のうちの一つは、共同して、1個の個別の回路素子を含む。図示し
て(Jいないか、ボンティング・パッド18は、佐続のワイヤ・ホンティング作
業において使用するために、ダイの(II別の回路素子への数個のリードを、付
加的に含むことができる。
ホンティング・パッド18は、タッグ20を分離点44において切断することに
より、リード・フレーム12から除去可能となっている。このように、リード・
フレーム12からホンティング・パッド18を分離している間隙空間34および
36は、タッグ20を切断することにより同一限界に入る。従来の作業において
は、個々のダイ62は、ボンティング・パッド18の一つに接着されたとき、物
理的に、そして個別にリード・フレーム12から除去さ粘着テープ・ストリッツ
−14を、その粘着e面が下面26および下部表面60に豪触するように、リー
ド・フレーム12の上に転動し、また圧し付ける。通例は、粘着テープ・ストリ
ップ14は、タ゛イ接看のステップの後粘着させることができるであろう。この
ようにして、粘着テープ・ストリップ14は、リード−フレーム12およびボン
デインク・パッド18に対し、タック20をその分離点44で切断する以前およ
び以後の両方において粘着的に固着される。このようにして、ダイ32およびこ
のダイと関連する一つのホンティング・パッド18とを含む(fTh別の構成要
素の位置および方位は維持される。リード・フレーム12、粘着テープ・ス)
IJツブ14および切断されたボンデインク・パッド18から既る結合体に対し
後続の試験、リード曲け、マーキングあるいは他の処理作業中、−個のユニツl
して処理できるようにするため、タイバー16はリード・フレーム12に対して
構造上完全な状態を与えることに注意されたい。
上述の具体例においては、粘着テープ・ストリッツ14は標準形の8ミリのマく
う・テープを使用するのが便利である。しかし、非4電性材料を含む他のいずれ
の粘着テープをも同様に使用することができる。ボンティングパッド18を粘着
テープ・ストリップ14カーら除去した後その下方の表面30に残存する少量の
粘着剤は、後に続く回路素子のり看処理に影響を与えないからでるる。
故に、上記は、安価に実行でき、直に入手できる材料全使用する改良されたリー
ド・フレームおよび複数個の構成要素を処理する方法である。さらに、不発明の
改良されたリード・フレームおよび複数個の構成要素を処理する方法は、処理ス
テップの追加を何%要求することなく、個別の要素の方位および位置を維持する
。さらに、本発明の改良されたリード・フレームおよび複数個の構成要素を処理
する方法は、個別の豐素會、試験、マーキング、リード曲げおよび他の処理作業
を通じて、一つのユニットとして処理することを可籠とする。
上記において、本発明の原理か特定の装置と一緒に説明されたか、との訝明は一
例についてのみなされたものであり、この本発明の見界の制限とされるものでな
いことは明−に理解すべきである。詳維に云えば、本発明により、単一のランチ
および/あるいは異る構成のボンディング・パッド、タイ・バー、あるいはタッ
グ素子を使用する他のリード・フレーム構造を粘着ストリップとともに使用する
ことかできる。
特表昭59−501387 (4)
Claims (1)
- 1.リード・フレームの平行に対向する上面と下面とを与える少くとも一つのラ ンナと、 リード・フレームの平行に対向する上部の表面と下部の表面とを与えるようにな された、上記ランナに分離可能に付加された複数個の構成要素と、 上記ランナの下面および上記構成要素の下部の表面に、粘着的に、かつ除去可能 に固着されたテープ・ス) IJツブと、 を具備することを特徴とするリード・フレーム。 2、上記の構成要素は、該構成要素の上部の表面に接着されたダイを有すること を特徴とする請求の範囲第1項記載のリード・フレーム。 6、リード・フレームの平行に対向する上面と下面とを与える少くとも一つのラ ンナを有するリード・フレームを準備するステップと、 リード・フレームの対向する上部の表面と下部の表面とを与える構成要素の複数 個を上記ランチに分離可能に付加するステップと、 テープ・ストリップを上記ランナの下面および上言己襖成要素の下部の表面に、 粘着的にかつ除去可能に固着するステップと、 を有することを特徴とする複数個の構成要素を処理する方法。 4、f15層的にかつ除去用Wbに固着する上記ステップは粘着テープによって 遂行されることを特徴とする請求の範囲第3項記載の方法。 56 両者間に、通例は垂直に配置され、また通例は平行で場所的に分離された 関係にある複数個のタイ・バーを有しかつリード・フレームの平行で対向する上 面と下面とを与える平行でかつ場所的に分離された第1および第2のランナと、 その対向する上部の表面と下部の表面とを与え、かつ上記ランナに分離可能に付 加され、そして上記タイ・バーの間に間隙を以て配置された複数個の構成要素と 、 上記ランナの間を縦方向に延び、かつ上記ランナの下面および上記構成要素の下 部の表面に粘着的にかつ除去可能に固着されたテープ・ストリップと、を具備し 、 上記構成要素は上記ランチから分離した後は上記テープ・ス) IJツブに粘着 的にかつ除去可能に固着されることを特徴とするリード・フレーム。 6、上記の構成要素はボンティング・パッドを含むことを特徴とする請求の範囲 第5項記載のリード・フレー、ム0 7、両者間に通例は垂直に配置され、また通例は平行で場所的に分離された関係 にある複数個のタイ・バーを有しかつリード・フレームの平行で対向する上面と 下面とを与える平行でかつ場所的に分離された第1および第2のランナ金持つリ ード・フレームを準備するステップと、 上記構成要素を分離し得るように上記リード・フレームに付加し、かつ上記リー ド・フレームの対向する上面および下面を与えるように、上記構成要素を上記タ イ・バーの間に隙間を介して配置するステップと、上記リード・フレームに沿っ てテープ・ストリップを縦方向に延ばし、上記テープ・ストリップを上記リード ・フレームの下面および上記構成要素の下部の表面に粘着的にかつ除去可能に固 着するステップと、を含み、上記構成要素は上記リード・フレームから分離され た後は粘着的にかつ除去可能に上記テープ・ストリップに固着しておくことを% 徴とする複数個の構成要素を処理する方法。 8、上記の隙間を介して配置するステップは、複数個のホンティング・パッドお よびタッグによって実行されることfc%徴とする請求のfIiJ2囲第7項記 載の方法。 9、リード・フレームの平行に対向する上面および下面を与える少くとも一つの ランチを有するリード・フレームを準備するステップと、 リード・フレームの対向する上部の表面と下部の表面とを与える構成要素の複数 個を上記ランナに分離可能に付加するステップと、 り゛イ累子を上記構成要素の上部の表面の各々に接着するステップ′と、 テープ−・ス)IJツブを上記ランナの下面および上記構成要素の下部の表面に 粘着的にかつ除去可能に固着するステップと、 上記構成要素を上記ランナがら分離するステップと、を含む工程によシ製造され た電子装置。 10、上記のリード・フレーム、構成要素およU 7−7’・ストリップを単位 に!成する栴造物として処理するステップと、 上記ダイ素子に電気的リードを取付けるステップと、を、さらに含む工程によ、 bh造された請求の範囲第9項記載の電子装置。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US397662 | 1982-07-12 | ||
US06/397,662 US4480150A (en) | 1982-07-12 | 1982-07-12 | Lead frame and method |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS59501387A true JPS59501387A (ja) | 1984-08-02 |
JPH035666B2 JPH035666B2 (ja) | 1991-01-28 |
Family
ID=23572127
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP58502514A Granted JPS59501387A (ja) | 1982-07-12 | 1983-06-15 | リ−ド・フレ−ムおよびその処理方法 |
Country Status (8)
Country | Link |
---|---|
US (1) | US4480150A (ja) |
EP (1) | EP0113763B1 (ja) |
JP (1) | JPS59501387A (ja) |
KR (1) | KR910001421B1 (ja) |
DE (1) | DE3376044D1 (ja) |
IT (1) | IT1172287B (ja) |
MY (1) | MY100275A (ja) |
WO (1) | WO1984000444A1 (ja) |
Families Citing this family (21)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4597816A (en) * | 1985-09-03 | 1986-07-01 | Gte Products Corporation | Scrap-less taping system for IC lead-frames |
US4646127A (en) * | 1985-09-03 | 1987-02-24 | Gte Products Corporation | Scrap-less taping system for IC lead-frames |
FR2590052B1 (fr) * | 1985-11-08 | 1991-03-01 | Eurotechnique Sa | Procede de recyclage d'une carte comportant un composant, carte prevue pour etre recyclee |
AU8034087A (en) * | 1987-02-20 | 1988-09-14 | Lsi Logic Corporation | Integrated circuit package assembly |
FR2622353B1 (fr) * | 1987-10-22 | 1990-03-23 | Bendix Electronics Sa | Produit en bande pour supporter et convoyer des composants electroniques et procede pour sa fabrication |
US4859632A (en) * | 1987-12-28 | 1989-08-22 | Siemens Corporate Research And Support, Inc. | Method for manufacturing the same |
JPH0622111B2 (ja) * | 1989-08-29 | 1994-03-23 | スタンレー電気株式会社 | 基板装着用電球及びその製造方法 |
JP3088193B2 (ja) * | 1992-06-05 | 2000-09-18 | 三菱電機株式会社 | Loc構造を有する半導体装置の製造方法並びにこれに使用するリードフレーム |
JPH06196603A (ja) * | 1992-12-23 | 1994-07-15 | Shinko Electric Ind Co Ltd | リードフレームの製造方法 |
US5587890A (en) * | 1994-08-08 | 1996-12-24 | Cooper Industries, Inc. | Vehicle electric power distribution system |
US5706952A (en) * | 1996-01-11 | 1998-01-13 | Autosplice Systems Inc. | Continuous carrier for electrical or mechanical components |
US6202853B1 (en) | 1996-01-11 | 2001-03-20 | Autosplice Systems, Inc. | Secondary processing for electrical or mechanical components molded to continuous carrier supports |
US6107910A (en) | 1996-11-29 | 2000-08-22 | X-Cyte, Inc. | Dual mode transmitter/receiver and decoder for RF transponder tags |
US5892178A (en) * | 1997-03-20 | 1999-04-06 | Qualcomm Incorporated | Support fixture for control panel assembly |
US5986382A (en) | 1997-08-18 | 1999-11-16 | X-Cyte, Inc. | Surface acoustic wave transponder configuration |
US6114971A (en) * | 1997-08-18 | 2000-09-05 | X-Cyte, Inc. | Frequency hopping spread spectrum passive acoustic wave identification device |
US6060815A (en) * | 1997-08-18 | 2000-05-09 | X-Cyte, Inc. | Frequency mixing passive transponder |
US6208062B1 (en) | 1997-08-18 | 2001-03-27 | X-Cyte, Inc. | Surface acoustic wave transponder configuration |
US6574858B1 (en) * | 1998-02-13 | 2003-06-10 | Micron Technology, Inc. | Method of manufacturing a chip package |
US6386959B2 (en) * | 1999-01-13 | 2002-05-14 | Micro Contacts Inc. | Feeding system for electro-chemically polishing contact tips |
US8497697B2 (en) * | 2010-06-14 | 2013-07-30 | Analog Devices, Inc. | Apparatus and method for testing multiple integrated circuit devices on a film frame handler |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS505466A (ja) * | 1973-05-18 | 1975-01-21 | ||
JPS55150264A (en) * | 1979-05-10 | 1980-11-22 | Mitsubishi Electric Corp | Lead frame for semiconductor device and method of fabricating the same |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3426423A (en) * | 1965-07-08 | 1969-02-11 | Molectro Corp | Method of manufacturing semiconductors |
FR2153383A1 (ja) * | 1971-09-22 | 1973-05-04 | Dodge Ind Inc | |
DD143331A1 (de) * | 1979-04-27 | 1980-08-13 | Lessig Hans Joerg | Filmtraegerbonden und zwischentraeger |
FR2503673A1 (fr) * | 1981-04-08 | 1982-10-15 | Philips Nv | Emballage pour composants electroniques |
-
1982
- 1982-07-12 US US06/397,662 patent/US4480150A/en not_active Expired - Lifetime
-
1983
- 1983-06-15 EP EP83902475A patent/EP0113763B1/en not_active Expired
- 1983-06-15 WO PCT/US1983/000937 patent/WO1984000444A1/en active IP Right Grant
- 1983-06-15 JP JP58502514A patent/JPS59501387A/ja active Granted
- 1983-06-15 DE DE8383902475T patent/DE3376044D1/de not_active Expired
- 1983-07-06 IT IT48635/83A patent/IT1172287B/it active
- 1983-07-11 KR KR1019830003153A patent/KR910001421B1/ko not_active IP Right Cessation
-
1987
- 1987-09-18 MY MYPI87001758A patent/MY100275A/en unknown
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS505466A (ja) * | 1973-05-18 | 1975-01-21 | ||
JPS55150264A (en) * | 1979-05-10 | 1980-11-22 | Mitsubishi Electric Corp | Lead frame for semiconductor device and method of fabricating the same |
Also Published As
Publication number | Publication date |
---|---|
KR910001421B1 (ko) | 1991-03-05 |
MY100275A (en) | 1990-07-28 |
EP0113763B1 (en) | 1988-03-16 |
KR840005607A (ko) | 1984-11-14 |
EP0113763A1 (en) | 1984-07-25 |
IT1172287B (it) | 1987-06-18 |
EP0113763A4 (en) | 1984-11-16 |
WO1984000444A1 (en) | 1984-02-02 |
US4480150A (en) | 1984-10-30 |
DE3376044D1 (en) | 1988-04-21 |
JPH035666B2 (ja) | 1991-01-28 |
IT8348635A0 (it) | 1983-07-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS59501387A (ja) | リ−ド・フレ−ムおよびその処理方法 | |
ATE200263T1 (de) | Verfahren zur entfernung von einheiten aus laminatbahnen, die eine vielzahl von einheiten aufweisen | |
US4004362A (en) | Adhesive wire marker | |
US9324017B2 (en) | Chip module for an RFID system | |
KR910005416A (ko) | 테이프 캐리어 및 그 장착방법 및 장치 | |
ATE157059T1 (de) | Verfahren zum anbringen eines etiketts auf einen behälter | |
US10586474B2 (en) | Method for attaching marking labels to a plurality of electrical devices which can be arranged on a support rail | |
US2676704A (en) | Article retaining support | |
ATE29610T1 (de) | Etikettenband. | |
DE3851721T2 (de) | Klebestreifen für das Festhalten von Chips darauf. | |
US8069636B1 (en) | Method and apparatus to facilitate retention and removal of components placed on adhesive backed carrier tape for automated handling | |
JP2008097321A (ja) | 航空タグ用icタグラベルの製造方法 | |
JP7013706B2 (ja) | Rfidタグラベルシートおよびrfidタグラベル連続体 | |
JP2509019Y2 (ja) | 管理用多連ラベル | |
JPS6331070Y2 (ja) | ||
JP2001180163A (ja) | リサイクル可能なicモジュール部材付き帳票および該帳票を用いたリサイクル方法 | |
JPH061406Y2 (ja) | 支持リード付フィルム | |
JPH0316285Y2 (ja) | ||
JPS6052082A (ja) | フレキシブル回路基板の製造法 | |
JPS6019187A (ja) | ラベル,銘板などの裏面に所望形状の粘着剤層を形成する方法 | |
JPS59174421A (ja) | 複数の電気回路素子の配列結集装置 | |
JP2021182022A (ja) | Rfidタグ | |
JP2002117380A (ja) | 板状枠体付きicキャリア、およびその製造方法 | |
JPS58185272U (ja) | 囲碁用記録具 | |
JPH01195698A (ja) | 用紙の静電気除去材製造方法及び用紙の静電気除去材 |