JPS5950093B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS5950093B2 JPS5950093B2 JP1725676A JP1725676A JPS5950093B2 JP S5950093 B2 JPS5950093 B2 JP S5950093B2 JP 1725676 A JP1725676 A JP 1725676A JP 1725676 A JP1725676 A JP 1725676A JP S5950093 B2 JPS5950093 B2 JP S5950093B2
- Authority
- JP
- Japan
- Prior art keywords
- type
- region
- silicon oxide
- oxide film
- impurity
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Bipolar Transistors (AREA)
- Element Separation (AREA)
Description
【発明の詳細な説明】
本発明は半導体装置の製造方法に関する。
従来、半導体集積回路における誘電体分離法は次の方法
により行なわれていた。
により行なわれていた。
第１図は従来の誘電体分離法を説明する工程図である。
Ｐ型シリコン基板１にＮ゛型埋込層２、Ｐｆ型理込層３
を形成後、Ｎ型エピタキシャル層４をつくり、その上に
薄い酸化ケイ素膜５（２００Λ〜１、５００Λ）、窒化
ケイ素膜６（１００Λ〜３、０００Λ）、酸化ケイ素膜
７（１、０００Λ〜９、０００Λ）を被覆し、素子分離
のための開孔８、８’およびＮｆ型コレクタ領域とＰ型
ベース領域分離のための開孔９フを設ける（第１図ａ）
。
を形成後、Ｎ型エピタキシャル層４をつくり、その上に
薄い酸化ケイ素膜５（２００Λ〜１、５００Λ）、窒化
ケイ素膜６（１００Λ〜３、０００Λ）、酸化ケイ素膜
７（１、０００Λ〜９、０００Λ）を被覆し、素子分離
のための開孔８、８’およびＮｆ型コレクタ領域とＰ型
ベース領域分離のための開孔９フを設ける（第１図ａ）
。
開孔８、８’、９よりエピタキシャル層を０．５μｍ〜
３μｍエッチングした後、酸化性雰囲気中で酸化させ開
孔８、８’、９に酸化ケイ素膜１０、１０′、１１を成
長させ、分離領域を形成する （第１図ｂ）。次に、通
常の選択拡散法によりＰ型ベース領域１２を形成する（
第１図Ｃ）。
３μｍエッチングした後、酸化性雰囲気中で酸化させ開
孔８、８’、９に酸化ケイ素膜１０、１０′、１１を成
長させ、分離領域を形成する （第１図ｂ）。次に、通
常の選択拡散法によりＰ型ベース領域１２を形成する（
第１図Ｃ）。
次にＮｆ型エミッタ領域、Ｎ”型コレクタ領域を形成す
べく開孔１３、１４をあけＮ”型エミッタ領域１５、Ｎ
″′型コレクタ領域１６を形成する（第１図ｄ）。第１
図Ｉｅは第１図ｄ（７）Ａ部の拡大図である。以上説明
した従来技術による誘電体分離法においては１３の開孔
を設けるとき、第１図ｅに示すように酸化ケイ素膜１１
とシリコンの界面端１７では必ず深めにエッチングして
しまうためにＮ″′型エミッタ領、域１５ではエミッタ
ーベース接合端１８が必ず深めに入つてしまう。このた
めにエミッターベース間接合とベース−コレクタ間接合
とが異常に接近しリーク電流の増大、耐圧の低下等の不
良を生ずる欠点があつた。″ 本発明は上記欠点を除き
、エミッターベース間接合とベース−コレクタ間接合が
異常接近しない半導体装置が容易に得られる有効な方法
を提供するものである。
べく開孔１３、１４をあけＮ”型エミッタ領域１５、Ｎ
″′型コレクタ領域１６を形成する（第１図ｄ）。第１
図Ｉｅは第１図ｄ（７）Ａ部の拡大図である。以上説明
した従来技術による誘電体分離法においては１３の開孔
を設けるとき、第１図ｅに示すように酸化ケイ素膜１１
とシリコンの界面端１７では必ず深めにエッチングして
しまうためにＮ″′型エミッタ領、域１５ではエミッタ
ーベース接合端１８が必ず深めに入つてしまう。このた
めにエミッターベース間接合とベース−コレクタ間接合
とが異常に接近しリーク電流の増大、耐圧の低下等の不
良を生ずる欠点があつた。″ 本発明は上記欠点を除き
、エミッターベース間接合とベース−コレクタ間接合が
異常接近しない半導体装置が容易に得られる有効な方法
を提供するものである。
本発明の特徴は、一導電型の半導体領域の主面より内部
に埋設せる絶縁膜を形成し、この絶縁膜の側部に接する
半導体領域よりも高濃度の第１の不純物領域を形成し、
この絶縁膜の少くとも第１の不純物領域と接する部分を
除去し、しかる後に逆導電型の不純物を半導体領域に導
入することによつて第１の不純物領域の底部に接する逆
導電型の第２の不純物領域を形成する半導体装置の製造
方法にある。
に埋設せる絶縁膜を形成し、この絶縁膜の側部に接する
半導体領域よりも高濃度の第１の不純物領域を形成し、
この絶縁膜の少くとも第１の不純物領域と接する部分を
除去し、しかる後に逆導電型の不純物を半導体領域に導
入することによつて第１の不純物領域の底部に接する逆
導電型の第２の不純物領域を形成する半導体装置の製造
方法にある。
かかる本発明によれば、絶縁膜との界面においての第２
の不純物領域の部分は所定の厚さに得られるから耐圧が
低下することがな＜、すぐれた特性の半導体装置が容易
に製造できる。
の不純物領域の部分は所定の厚さに得られるから耐圧が
低下することがな＜、すぐれた特性の半導体装置が容易
に製造できる。
以下、本発明を実施例により説明する。
第２図は本発明の方法をエピタキシャル法を用いた集積
回路の製造に実施した場合の工程図である。
回路の製造に実施した場合の工程図である。
Ｐ型シリコン基板２１にＮ″′型理込層２２、Ｐ″′型
理込層２３を形成後Ｎ型エピキタシアル層２４をつくり
、薄い酸化ケイ素膜２５（２００入〜１，５００Λ）窒
化ケイ素膜２６（１００Λ〜３，０００Λ）、酸化ケイ
素膜２７（１，０００Λ〜９，０００Λ）を被覆し、誘
電体分離のためと、ベース領域とＮ″′型コレクタ領域
を分離するための開孔を設け、その開孔部のエピキタシ
アル層を０．５’Ｑｎ〜 ３ ’Ｘｎエツチングし、酸
化性雰囲気中で酸化し、厚い酸化ケイ素膜２８，２８’
， ２９を形成する。
理込層２３を形成後Ｎ型エピキタシアル層２４をつくり
、薄い酸化ケイ素膜２５（２００入〜１，５００Λ）窒
化ケイ素膜２６（１００Λ〜３，０００Λ）、酸化ケイ
素膜２７（１，０００Λ〜９，０００Λ）を被覆し、誘
電体分離のためと、ベース領域とＮ″′型コレクタ領域
を分離するための開孔を設け、その開孔部のエピキタシ
アル層を０．５’Ｑｎ〜 ３ ’Ｘｎエツチングし、酸
化性雰囲気中で酸化し、厚い酸化ケイ素膜２８，２８’
， ２９を形成する。
このときＰ”型埋込層２３と酸化ケイ素膜２８，２８′
と接触せしめ、各素子を分離せしめる。次にＮｆ型エミ
ツタ領域、Ｎ”型コレクタ領域を形成すべく領域３０，
３１に開孔を設け、拡散速度の遅いＮ型不純物、例えば
ヒ素あるいはアンチモンを用いてＮｆ型エミツタ領域３
２とＮｆ型領域３３を形成する。（第２図ａ）次に、Ｐ
型ベース領域を形成するために写真食刻法により領域３
４の部分の酸化ケイ素膜２５、窒化ケイ素膜２６をエツ
チング除去する。
と接触せしめ、各素子を分離せしめる。次にＮｆ型エミ
ツタ領域、Ｎ”型コレクタ領域を形成すべく領域３０，
３１に開孔を設け、拡散速度の遅いＮ型不純物、例えば
ヒ素あるいはアンチモンを用いてＮｆ型エミツタ領域３
２とＮｆ型領域３３を形成する。（第２図ａ）次に、Ｐ
型ベース領域を形成するために写真食刻法により領域３
４の部分の酸化ケイ素膜２５、窒化ケイ素膜２６をエツ
チング除去する。
このとき、厚い酸化ケイ素膜２８，２８′， ２９に接
する部分３５，３６の部分に段をつけるべく、よリ深く
エツチングする。 （第２図ｂ）。次に、先に拡散した
Ｎ型不純物より拡散速度の速いＰ型不純物、例えばホウ
素あるいはカリウムを拡散してＰ型ベース領域３７を形
成した後、露出面を酸化ケイ素膜で覆う （第２図ｃ）
。
する部分３５，３６の部分に段をつけるべく、よリ深く
エツチングする。 （第２図ｂ）。次に、先に拡散した
Ｎ型不純物より拡散速度の速いＰ型不純物、例えばホウ
素あるいはカリウムを拡散してＰ型ベース領域３７を形
成した後、露出面を酸化ケイ素膜で覆う （第２図ｃ）
。
第２図ｄは第２図Ｃ（７）Ｂ部の拡大図である。Ｐ型不
純物を拡散する前に酸化ケイ素膜２９に切りこみ３５を
つけておいたために第２図ｄに示すようにＰ型不純物拡
散において不純物は切りこみ３５の側面からも拡散し、
Ｐ型ベース領域３７の端部３８は下方へ拡がる。従つて
、エミツターベース間接合とベースコレクタ間接合との
間隔が端部で拡がりリーク電流を抑制し、耐圧を向上さ
せ、安定した誘電体分離が得られる。次に、本発明の第
２の実施例について説明する。
純物を拡散する前に酸化ケイ素膜２９に切りこみ３５を
つけておいたために第２図ｄに示すようにＰ型不純物拡
散において不純物は切りこみ３５の側面からも拡散し、
Ｐ型ベース領域３７の端部３８は下方へ拡がる。従つて
、エミツターベース間接合とベースコレクタ間接合との
間隔が端部で拡がりリーク電流を抑制し、耐圧を向上さ
せ、安定した誘電体分離が得られる。次に、本発明の第
２の実施例について説明する。
第３図は本発明の方法を三重拡散型集積回路の製造に実
施した場合の工程図である。Ｐ型シリコン基板４１にＮ
型領域４２、Ｐ″′型・領域４３を形成後薄い酸化ケイ
素膜４４（２００入〜１，５００Λ）、窒化ケイ素膜４
５（１００Λ〜３，０００入）酸化ケイ素膜４６（１，
０００入〜９，０００Λ）被覆後酸化ケイ素膜分離のた
めの開孔４７，４７′Ｎ″型コレクタ領域とベース領域
の分離のための開孔４８をあけ、その部分を０．５−〜
３ ’Ｑｎエツチング除去する （第３図ａ）。
施した場合の工程図である。Ｐ型シリコン基板４１にＮ
型領域４２、Ｐ″′型・領域４３を形成後薄い酸化ケイ
素膜４４（２００入〜１，５００Λ）、窒化ケイ素膜４
５（１００Λ〜３，０００入）酸化ケイ素膜４６（１，
０００入〜９，０００Λ）被覆後酸化ケイ素膜分離のた
めの開孔４７，４７′Ｎ″型コレクタ領域とベース領域
の分離のための開孔４８をあけ、その部分を０．５−〜
３ ’Ｑｎエツチング除去する （第３図ａ）。
次に、酸化性雰囲気中で酸化し、厚い酸化ケイ素膜４９
，４９′を形成する。
，４９′を形成する。
（第３図ｂ）次にＮ”型エミツタ領域、Ｎ゛型コレクタ
領域を形成すべく、写真食刻法により領域５０，５１の
部分な開孔を設け、そこからヒ素あるいはアンチモン不
純物を拡散し、Ｎｆ型エミツタ領域５２、Ｎｆ型コレク
タ領域５３を形成する （第３図ｃ）。次に、Ｐ型ベー
ス領域を形成するために領域５４の部分に開孔を設ける
。このとき、切りこみ５５，５６をつけるべくエツチン
グする （第３図ｄ）。この開孔によりホウ素、あるい
はガリウム等のＰ型不純物を拡散してＰ型ベース領域５
７を形成した後再び熱酸化して酸化ケイ素膜で露出した
シリコン表面を覆う （第３図ｅ）。
領域を形成すべく、写真食刻法により領域５０，５１の
部分な開孔を設け、そこからヒ素あるいはアンチモン不
純物を拡散し、Ｎｆ型エミツタ領域５２、Ｎｆ型コレク
タ領域５３を形成する （第３図ｃ）。次に、Ｐ型ベー
ス領域を形成するために領域５４の部分に開孔を設ける
。このとき、切りこみ５５，５６をつけるべくエツチン
グする （第３図ｄ）。この開孔によりホウ素、あるい
はガリウム等のＰ型不純物を拡散してＰ型ベース領域５
７を形成した後再び熱酸化して酸化ケイ素膜で露出した
シリコン表面を覆う （第３図ｅ）。
第３図ｆは第３図Ｅｃ７）Ｃ部の拡大図である。
第３図ｆに示すようにＰ型不純物は切りこみ５５，５６
の側面からも拡散し、Ｐ型ベース領域５７の端部５８は
下方へ拡がり、エミツタベース間接合とベースコレクタ
間接合との間隔が端部で拡がる。従つてリーク電流を抑
制し、耐圧を向上させた良好な集積回路が歩留り良く得
られる。上記実施例ではＮＰＮトランジスタを形成する
″場合について説明したが逆伝導型の場合も適用できる
ことは勿論である。
の側面からも拡散し、Ｐ型ベース領域５７の端部５８は
下方へ拡がり、エミツタベース間接合とベースコレクタ
間接合との間隔が端部で拡がる。従つてリーク電流を抑
制し、耐圧を向上させた良好な集積回路が歩留り良く得
られる。上記実施例ではＮＰＮトランジスタを形成する
″場合について説明したが逆伝導型の場合も適用できる
ことは勿論である。
以上詳細に説明したように、本発明の方法によれば電気
的特性の良好な半導体装置が歩留り良く得られるので当
該分野における効果は著しい。
的特性の良好な半導体装置が歩留り良く得られるので当
該分野における効果は著しい。
第１図は、従来の誘電体分離法を説明する工程図、第２
図は、本発明の方法をエピタキシャル法を用いた集積回
路の製造に実施した場合の工程図、第３図は、本発明の
方法を三重拡散型集積回路の製造に実施した場合の工程
図である。 １・・・Ｐ型シリコン基板、２・・・Ｎ＋型埋込層、３
・・・Ｐ＋型埋込層、４・・・Ｎ型エピタキシャル層、
５・・・酸化ケイ素膜、６・・・窒化ケイ素膜、７・・
・酸化ケイ素膜、８，８″， ９・・・開孔、１０，１
『， １１・・・酸化ケイ素膜、１２・・・Ｐ型ベース
領域、１３，１４・・・開孔、１５・・・Ｎ＋型エミツ
タ領域、１６・・・Ｎ＋型コレクタ領域、１７、シリコ
ンとの界面端、１８・・・エミツターベース接合端、２
１・・・Ｐ型シリコン基板、２２・・・Ｎ＋型埋込層、
２３・・・Ｐ＋型埋込層、２４・・・Ｎ型エピタキシャ
ル層、２５・・・酸化ケイ素膜、２６・・・窒化ケイ素
膜、２７・・・酸化ケイ素膜、２８，２８″、２９・・
・酸化ケイ素膜、３０，３１・・・開孔すべき領域、３
２・・・Ｎ＋型エミツタ領域、３３・・・Ｎ＋型領域、
３４・・・領域、３５，３６・・・酸化ケイ素膜に接す
る部分、３７・・・Ｐ型ベース領域、３８・・・ベース
領域端部、４１・・・Ｐ型シリコン基板、４２・・・Ｎ
型領域、４３・・・Ｐ＋型領域、４４・・・酸化ケイ素
膜、４５・・・窒化ケイ素膜、４６・・・酸化ケイ素膜
、４７，４７″， ４８・・・開孔、４９，４９″・・
・酸化ケイ素膜、５０，５１・・・領域、５２・・・Ｎ
＋型エミツタ領域、５３・・・Ｎ＋型コレクタ領域、５
４・・・領域、５５，５６・・・切りこみ、５７・・・
Ｐ型ベース領域、５８・・・Ｐ型ベース領域の端部。
図は、本発明の方法をエピタキシャル法を用いた集積回
路の製造に実施した場合の工程図、第３図は、本発明の
方法を三重拡散型集積回路の製造に実施した場合の工程
図である。 １・・・Ｐ型シリコン基板、２・・・Ｎ＋型埋込層、３
・・・Ｐ＋型埋込層、４・・・Ｎ型エピタキシャル層、
５・・・酸化ケイ素膜、６・・・窒化ケイ素膜、７・・
・酸化ケイ素膜、８，８″， ９・・・開孔、１０，１
『， １１・・・酸化ケイ素膜、１２・・・Ｐ型ベース
領域、１３，１４・・・開孔、１５・・・Ｎ＋型エミツ
タ領域、１６・・・Ｎ＋型コレクタ領域、１７、シリコ
ンとの界面端、１８・・・エミツターベース接合端、２
１・・・Ｐ型シリコン基板、２２・・・Ｎ＋型埋込層、
２３・・・Ｐ＋型埋込層、２４・・・Ｎ型エピタキシャ
ル層、２５・・・酸化ケイ素膜、２６・・・窒化ケイ素
膜、２７・・・酸化ケイ素膜、２８，２８″、２９・・
・酸化ケイ素膜、３０，３１・・・開孔すべき領域、３
２・・・Ｎ＋型エミツタ領域、３３・・・Ｎ＋型領域、
３４・・・領域、３５，３６・・・酸化ケイ素膜に接す
る部分、３７・・・Ｐ型ベース領域、３８・・・ベース
領域端部、４１・・・Ｐ型シリコン基板、４２・・・Ｎ
型領域、４３・・・Ｐ＋型領域、４４・・・酸化ケイ素
膜、４５・・・窒化ケイ素膜、４６・・・酸化ケイ素膜
、４７，４７″， ４８・・・開孔、４９，４９″・・
・酸化ケイ素膜、５０，５１・・・領域、５２・・・Ｎ
＋型エミツタ領域、５３・・・Ｎ＋型コレクタ領域、５
４・・・領域、５５，５６・・・切りこみ、５７・・・
Ｐ型ベース領域、５８・・・Ｐ型ベース領域の端部。
Claims (1)
- １ 一導電型の半導体領域の主面より内部に埋設せる絶
縁膜を形成し、該半導体領域内に該半導体領域よりも高
不純物濃度でありかつ該絶縁膜の側部に接する一導電型
の第１の不純物領域を形成し、該絶縁膜の少くとも該第
１の不純物領域と接する部分を除去し、しかる後に逆導
電型の不純物を該半導体領域に導入することによつて該
第１の不純物領域の底部に接する逆導電型の第２の不純
物領域を形成することを特徴とする半導体装置の製造方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1725676A JPS5950093B2 (ja) | 1976-02-19 | 1976-02-19 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1725676A JPS5950093B2 (ja) | 1976-02-19 | 1976-02-19 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS52100881A JPS52100881A (en) | 1977-08-24 |
| JPS5950093B2 true JPS5950093B2 (ja) | 1984-12-06 |
Family
ID=11938869
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1725676A Expired JPS5950093B2 (ja) | 1976-02-19 | 1976-02-19 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5950093B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0316151Y2 (ja) * | 1983-08-05 | 1991-04-08 |
-
1976
- 1976-02-19 JP JP1725676A patent/JPS5950093B2/ja not_active Expired
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0316151Y2 (ja) * | 1983-08-05 | 1991-04-08 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS52100881A (en) | 1977-08-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4892837A (en) | Method for manufacturing semiconductor integrated circuit device | |
| JPS62588B2 (ja) | ||
| JPH0253944B2 (ja) | ||
| JPH0123949B2 (ja) | ||
| JPS62211917A (ja) | Ｐ型領域に低抵抗オ−ム接点を形成する方法 | |
| JPH0241170B2 (ja) | ||
| US4746623A (en) | Method of making bipolar semiconductor device with wall spacer | |
| US4631568A (en) | Bipolar transistor construction | |
| JPS5936432B2 (ja) | 半導体装置の製造方法 | |
| US3582725A (en) | Semiconductor integrated circuit device and the method of manufacturing the same | |
| US4713355A (en) | Bipolar transistor construction | |
| KR910000020B1 (ko) | 반도체장치의 제조방법 | |
| JPS5950093B2 (ja) | 半導体装置の製造方法 | |
| JPS5984469A (ja) | 半導体装置の製造方法 | |
| JPH0366815B2 (ja) | ||
| JPH0136710B2 (ja) | ||
| JPH07288284A (ja) | 半導体装置の製造方法 | |
| JPS629226B2 (ja) | ||
| JPH0157506B2 (ja) | ||
| JPS58107645A (ja) | 半導体装置の製法 | |
| JPS627704B2 (ja) | ||
| JP2745946B2 (ja) | 半導体集積回路の製造方法 | |
| JPH04322431A (ja) | 半導体装置及びその製造方法 | |
| JPS63114261A (ja) | トランジスタ用の自己整合型ベース分路 | |
| JPH02152240A (ja) | 半導体装置の製造方法 |