JPS5948544B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS5948544B2 JPS5948544B2 JP1811579A JP1811579A JPS5948544B2 JP S5948544 B2 JPS5948544 B2 JP S5948544B2 JP 1811579 A JP1811579 A JP 1811579A JP 1811579 A JP1811579 A JP 1811579A JP S5948544 B2 JPS5948544 B2 JP S5948544B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating sheet
- external
- external lead
- external leads
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Lead Frames For Integrated Circuits (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Description
【発明の詳細な説明】
本発明はＬＳＩ用フラットパッケージを使用する半導体
装置の製造方法の改良に関するものである。
装置の製造方法の改良に関するものである。
大規模集積回路の製造に於いて従来行つていた方法は、
ＬＳＩ用フラットパッケージにＬＳＩ素子片を搭載し内
部配線及びキャップシールを完成せしめた例えば第１図
Ａに示したようにセラミック容器１の周囲に０．２ｍｍ
間隔で幅０．３ｍｍ厚さ０．０８ｍｍ長さ０４〜５ｍｍ
の多数本のストリップ状外部リード２（図では実線によ
り表わした）が配設され、該外部リード２の先端部に該
外部リードを相互に接続し補強している外棧部３を有し
てなる組立完成体の、前記外棧部３を切り落として第１
図Ｂに示したように組立完成体の外部リード２を電気的
に分離させた形状で特性試験、外部リード半田揚げ等の
工程を経て製品とする方法であつた。
ＬＳＩ用フラットパッケージにＬＳＩ素子片を搭載し内
部配線及びキャップシールを完成せしめた例えば第１図
Ａに示したようにセラミック容器１の周囲に０．２ｍｍ
間隔で幅０．３ｍｍ厚さ０．０８ｍｍ長さ０４〜５ｍｍ
の多数本のストリップ状外部リード２（図では実線によ
り表わした）が配設され、該外部リード２の先端部に該
外部リードを相互に接続し補強している外棧部３を有し
てなる組立完成体の、前記外棧部３を切り落として第１
図Ｂに示したように組立完成体の外部リード２を電気的
に分離させた形状で特性試験、外部リード半田揚げ等の
工程を経て製品とする方法であつた。
然しこのような従来方法によると、ＬＳＩ組立完成体の
有する外部リードは前記のように隣接リードとの間隔が
極めてせまく、又機械的に非常に軟弱な構造であるため
、そのままでは特性試験を行うことが出来ないので、試
験用プリント板に該組立完成体を載置し各外部リードを
一本ごとにプリント配線上に半田付けして、該プリント
板を試験器にかけて特性試験を行わねばならなかつた。
有する外部リードは前記のように隣接リードとの間隔が
極めてせまく、又機械的に非常に軟弱な構造であるため
、そのままでは特性試験を行うことが出来ないので、試
験用プリント板に該組立完成体を載置し各外部リードを
一本ごとにプリント配線上に半田付けして、該プリント
板を試験器にかけて特性試験を行わねばならなかつた。
このため組立完成体の試験用プリント板への着脱に多大
の工数を要し、又該着脱作業の際に変形した外部リード
の修正にも大きな工数を要するというような問題があつ
た。’ 本発明は上記問題点に鑑みＬＳＩ用フラットパ
ッケージを使用する半導体装置の製造に於いて特性試験
に際して試験用プリント板を必要とせず、又外部リード
の変形を発生させることのない製造方法を提供するもの
である。
の工数を要し、又該着脱作業の際に変形した外部リード
の修正にも大きな工数を要するというような問題があつ
た。’ 本発明は上記問題点に鑑みＬＳＩ用フラットパ
ッケージを使用する半導体装置の製造に於いて特性試験
に際して試験用プリント板を必要とせず、又外部リード
の変形を発生させることのない製造方法を提供するもの
である。
Ｊ 即ち、本発明は微小幅の金属薄板よりなる多数本の
外部リードが、微小間隔で周囲に配設せしめられてなる
ＬＳＩ用フラットパッケージを用いる半導体装置の製造
に於いて、パツケージ搭載孔を有し、その周囲に接着剤
層が形成された耐熱性の絶縁シートを用意し、パツケー
ジ本体を該パツケージ搭載孔へ収容し、且つ複数の該外
部リードをその先端部に於いて相互に接続補強せしめて
いる該外部リードの外桟部と、各外部リードの先端部と
を共に該絶縁シートの該接着剤層へ接着する工程と、該
外部リードの外桟部を前記絶縁シートの外桟接着部と共
に切り落すことにより、該外部りード各々の先端部を絶
縁シートに接着せしめたままで各外部リードを電気的に
分離せしめる工程とを少くとも有することを特徴とする
。
外部リードが、微小間隔で周囲に配設せしめられてなる
ＬＳＩ用フラットパッケージを用いる半導体装置の製造
に於いて、パツケージ搭載孔を有し、その周囲に接着剤
層が形成された耐熱性の絶縁シートを用意し、パツケー
ジ本体を該パツケージ搭載孔へ収容し、且つ複数の該外
部リードをその先端部に於いて相互に接続補強せしめて
いる該外部リードの外桟部と、各外部リードの先端部と
を共に該絶縁シートの該接着剤層へ接着する工程と、該
外部リードの外桟部を前記絶縁シートの外桟接着部と共
に切り落すことにより、該外部りード各々の先端部を絶
縁シートに接着せしめたままで各外部リードを電気的に
分離せしめる工程とを少くとも有することを特徴とする
。
以下本発明を実施例により詳細に説明する。
第２図乃至第４図は本発明のプロセス説明である。先づ
第２図Ａの上面図及び第２図Ｂの断面図に示したように
、ＬＳＩ用パツケージの外部リード外桟部を含む幅を有
する１０〜２０μｍ程度の厚さの帯状エキポシ接着剤層
４を中央に形成させた０．１〜０．２ｍｍの厚さを有す
る例えば耐熱高絶縁性を有するフイルムキヤリヤ一等に
用いるポリイミドからなるプラスチツタフイルム５に対
し、該プラスチツクフイルム５のエポキシ接着剤層４上
にパッケージのセラミツク部よりやや大きい一辺を有す
るパツケージ搭載孔６を、又該プラスチツタフイルム５
の前記接着剤層を有しない両側部に位置合わせ穴７を形
成せしめる。
第２図Ａの上面図及び第２図Ｂの断面図に示したように
、ＬＳＩ用パツケージの外部リード外桟部を含む幅を有
する１０〜２０μｍ程度の厚さの帯状エキポシ接着剤層
４を中央に形成させた０．１〜０．２ｍｍの厚さを有す
る例えば耐熱高絶縁性を有するフイルムキヤリヤ一等に
用いるポリイミドからなるプラスチツタフイルム５に対
し、該プラスチツクフイルム５のエポキシ接着剤層４上
にパッケージのセラミツク部よりやや大きい一辺を有す
るパツケージ搭載孔６を、又該プラスチツタフイルム５
の前記接着剤層を有しない両側部に位置合わせ穴７を形
成せしめる。
然る後第３図Ａの上面図及び第３図Ｂの断面図に示した
ように、セラミツクステム８の有する多数本の外部リー
ド２が図のようにキヤツプ９側に・Ｌ形に予め屈曲せし
められた形状を有するＬＳＩ用フラツトパツケージから
なるＬＳＩ組立完成体を、該完成体のセラミツクステム
８側を下にして前記プラスチツクフイルム５のパツケー
ジ搭載孔６の中央に前記位置合わせ穴７を基準にして搭
載し、該組立完成体の有する外部リード２及びその先端
の外桟部３の背面を前記プラスチツクフイルム５の有す
るエポキシ接着剤層４上に約２００℃に昇温せしめたホ
ツトプレスにより加圧し接着固定させる。
ように、セラミツクステム８の有する多数本の外部リー
ド２が図のようにキヤツプ９側に・Ｌ形に予め屈曲せし
められた形状を有するＬＳＩ用フラツトパツケージから
なるＬＳＩ組立完成体を、該完成体のセラミツクステム
８側を下にして前記プラスチツクフイルム５のパツケー
ジ搭載孔６の中央に前記位置合わせ穴７を基準にして搭
載し、該組立完成体の有する外部リード２及びその先端
の外桟部３の背面を前記プラスチツクフイルム５の有す
るエポキシ接着剤層４上に約２００℃に昇温せしめたホ
ツトプレスにより加圧し接着固定させる。
続いて該プラスチツクフイルム５に固着されたＬＳＩ組
立完成体の有する外桟部３を該外桟部３を接着している
部分のプラスチツクフイルムと共にプレス等により抜き
落とし、第４図Ａの上面図及び第４図Ｂの断面図に示し
たようにＬＳＩ組立完成体を接着しているプラスチツク
フイルム５に分離窓１０を形成させ、前記組立完成体の
外部リード同志を電気的に分離させる。
立完成体の有する外桟部３を該外桟部３を接着している
部分のプラスチツクフイルムと共にプレス等により抜き
落とし、第４図Ａの上面図及び第４図Ｂの断面図に示し
たようにＬＳＩ組立完成体を接着しているプラスチツク
フイルム５に分離窓１０を形成させ、前記組立完成体の
外部リード同志を電気的に分離させる。
然して該ＬＳＩ組立完成体は第４図Ａ，Ｂに示したよう
に各々電気的に分離された多数本の外部リードにより耐
熱高絶縁性プラスチツクフイルムに″接着せしめられた
状態で、該プラスチツクフイルムの有する位置決め穴７
を基準にして特性試験以降製品になるまでの工程が進め
られる。
に各々電気的に分離された多数本の外部リードにより耐
熱高絶縁性プラスチツクフイルムに″接着せしめられた
状態で、該プラスチツクフイルムの有する位置決め穴７
を基準にして特性試験以降製品になるまでの工程が進め
られる。
上記ではＬＳＩ用フラツトパツケージを用いた半導体装
置の製造について説明したが、本発明の方法は上記以外
に機械的に極めて軟弱な構造を有するリード線が配設せ
しめられてなる種々の半導体装置の製造に対しても有効
である。
置の製造について説明したが、本発明の方法は上記以外
に機械的に極めて軟弱な構造を有するリード線が配設せ
しめられてなる種々の半導体装置の製造に対しても有効
である。
以上説明したように本発明の方法によれば、ＬＳＩ組立
完成体は該完成体の有する軟弱な構造でしかも相近接し
た多数本の外部リードが、耐熱高絶縁性シートの正確な
位置に固定され、しかも該プラスチツクフイルムにより
補強された構造を有するので、ＬＳＩ組立完成体の特性
試験に際して試験用プリント板を用いることなくそのま
まの状態で試験器にかけることができ、又試験の際の外
部リードの変形も起らないので外部リードを修正せずに
半田仕上げができる等、ＬＳＩ等の半導体装置の製造に
於いて工数を大幅に削減させ得る効果を有する。
完成体は該完成体の有する軟弱な構造でしかも相近接し
た多数本の外部リードが、耐熱高絶縁性シートの正確な
位置に固定され、しかも該プラスチツクフイルムにより
補強された構造を有するので、ＬＳＩ組立完成体の特性
試験に際して試験用プリント板を用いることなくそのま
まの状態で試験器にかけることができ、又試験の際の外
部リードの変形も起らないので外部リードを修正せずに
半田仕上げができる等、ＬＳＩ等の半導体装置の製造に
於いて工数を大幅に削減させ得る効果を有する。
尚、本発明において使用する耐熱性絶縁シートとしては
ポリイミド，テフロン，エポキシ等の樹脂から成るシー
トが好適であるが、これ以外にも紙等を用いてもよい。
ポリイミド，テフロン，エポキシ等の樹脂から成るシー
トが好適であるが、これ以外にも紙等を用いてもよい。
第１図は従来方法のプロセス説明図で、第２図乃至第４
図は本発明のプロセス説明のための上面図及び断面図で
ある。 図に於いて、］はセラミツク容器、２は外部リード、３
は外桟部、４はエポキシ接着剤層、５はプラスチツクフ
イルム、６はパツケージ搭載孔、７は位置合わせ穴、８
はセラミツクステム、９はキヤツプ、１０は分離窓。
図は本発明のプロセス説明のための上面図及び断面図で
ある。 図に於いて、］はセラミツク容器、２は外部リード、３
は外桟部、４はエポキシ接着剤層、５はプラスチツクフ
イルム、６はパツケージ搭載孔、７は位置合わせ穴、８
はセラミツクステム、９はキヤツプ、１０は分離窓。
Claims (1)
- １ 微小幅の金属薄板よりなる多数本の外部リードが、
微小間隔で周囲に配設せしめられてなるＬＳＩ用フラッ
トパッケージを用いる半導体装置の製造に於いて、パッ
ケージ搭載孔を有し、その周囲に接着剤層が形成された
耐熱性の絶縁シートを用意し、パッケージ本体を該パッ
ケージ搭載孔へ収容し、且つ複数の該外部リードをその
先端部に於いて相互に接続補強せしめている該外部リー
ドの外桟部と、各外部リードの先端部とを共に該絶縁シ
ートの該接着剤層へ接着する工程と、該外部リードの外
桟部を前記絶縁シートの外桟接着部と共に切り落とすこ
とにより、該外部リード各々の先端部を絶縁シートに接
着せしめたままで各外部リードを電気的に分離せしめる
工程とを少くとも有することを特徴とする半導体装置の
製造方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1811579A JPS5948544B2 (ja) | 1979-02-19 | 1979-02-19 | 半導体装置の製造方法 |
| EP80300354A EP0016522B1 (en) | 1979-02-19 | 1980-02-06 | Semiconductor device and method for manufacturing the same |
| DE8080300354T DE3061383D1 (en) | 1979-02-19 | 1980-02-06 | Semiconductor device and method for manufacturing the same |
| US07/126,514 US4859614A (en) | 1979-02-19 | 1987-11-30 | Method for manufacturing semiconductor device with leads adhered to supporting insulator sheet |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1811579A JPS5948544B2 (ja) | 1979-02-19 | 1979-02-19 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS55110060A JPS55110060A (en) | 1980-08-25 |
| JPS5948544B2 true JPS5948544B2 (ja) | 1984-11-27 |
Family
ID=11962607
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1811579A Expired JPS5948544B2 (ja) | 1979-02-19 | 1979-02-19 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5948544B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2503652B2 (ja) * | 1989-04-28 | 1996-06-05 | 日本電気株式会社 | 半導体集積回路装置およびその検査方法 |
-
1979
- 1979-02-19 JP JP1811579A patent/JPS5948544B2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS55110060A (en) | 1980-08-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6201266B1 (en) | Semiconductor device and method for manufacturing the same | |
| US5029386A (en) | Hierarchical tape automated bonding method | |
| JP3068162B2 (ja) | 半導体ダイボンディング方法 | |
| US4859614A (en) | Method for manufacturing semiconductor device with leads adhered to supporting insulator sheet | |
| US4914815A (en) | Method for manufacturing hybrid integrated circuits | |
| WO2000007235A1 (en) | Semiconductor device, method of manufacture thereof, semiconductor module, and electronic device including circuit board and electronic unit board | |
| USH1267H (en) | Integrated circuit and lead frame assembly | |
| JP2626621B2 (ja) | 半導体装置の製造方法 | |
| JPS63114226A (ja) | 外側リ−ドテ−プ自動接着方式 | |
| JPS5948544B2 (ja) | 半導体装置の製造方法 | |
| JPH088293A (ja) | 電子部品の接続構造およびその接続方法 | |
| US3802065A (en) | Method and structure for mounting semiconductor chips | |
| JPH0258246A (ja) | フィルムキャリアテープ及びフィルムキャリア半導体装置の製造方法 | |
| JPH05226430A (ja) | プローブカード構造体およびその製法 | |
| JPH0582596A (ja) | リードフレーム | |
| JPS6386530A (ja) | 半導体装置の製造方法 | |
| KR0155441B1 (ko) | 지지바를 이용한 다이패드구조로 이루어지는 반도체패키지 | |
| JP3024608B2 (ja) | 半導体装置の製造方法 | |
| JPS5940539A (ja) | 半導体装置およびその製造方法 | |
| JPS6035527A (ja) | 半導体装置の製造法およびそれに用いるテ−プ | |
| JPH07263487A (ja) | 半導体装置の製造方法 | |
| JPS6115580B2 (ja) | ||
| JP3036455B2 (ja) | 半導体装置の製造方法 | |
| JPS5824014B2 (ja) | 実装体の製造方法 | |
| JPH04162734A (ja) | 半導体装置及びその形成方法 |