JPS5947397B2 - サンプル・ホ−ルド回路 - Google Patents

Description

【発明の詳細な説明】 本発明はＡＤ変換器等に使用されるサンプル・ホールド
回路に関し、その集積回路化を容易にすることを目的と
する。

ＡＤ変換器等に一般に用いられるサンプル・ホールド回
路は、入力アナログ信号をある時刻に抽出してホールド
コンデンサに蓄積し、その蓄積期間中に蓄積信号をディ
ジタル信号に変換するように使用されるものである。

第１図は従来のサンプルホールド回路であり、同図を用
いて動作説明すると、入力端子１０１へ印加される入力
信号は入力バッファアンプ１０２によつてインピーダン
ス変換されスイッチング回路１０３に供給される。

一方端子１０４へ印加されるサンプリングパルスは駆動
回路１０５に供給されるスイツチテング回路１０３を駆
動し入力信号のサンプリングを行う。サンプリングされ
た入力信号はコンデンサ１０６でホールドされ、ホール
ドアンプ１０フを経て端子１０８より出力される。以上
が従来のサンプル・ホールド回路の動作説明である。

一般に、精度の要求されるサンプル・ホールド回路は、
スイッチング回路１０３およびホールドアンプ１０７の
入力部には入力バイアス電流を必要としない、ＭＯＳト
ランジスタを用いでいる。

その理由は、サンプリング期間に於けるホールドコンデ
ンサ１０６への電荷の供給は、入力信号の伝送系より行
われるため、スイッチング素子のバイアス電流は、その
ままホールドコンデンサ１０６の蓄積電荷量の誤差とし
て生じる。また一方、ホールド期間に於けるホールドア
ンプ１０７の入力バイアス電流もまた、ホールドコンデ
ンサ１０６の蓄積電荷量の変化となり誤差を生じる。欺
る理由により、入力バイアス電流を必要としないＭＯＳ
トランジスタが用いられる。よつて従来のサンプルホー
ルド回路の集積回路化はハイブリッド構成にしたものが
ぽとんどであつた。しかしながら、上記サンプルホール
ド回路の１チップモノリシック集積回路化は、ＭＯＳト
ラン″ジスタの必要性があるにも拘わらず、該回路の主
流デバイスである高周波叩ｎトランジスタの製造プロセ
スでもつて、作らねばならない。

従つて、ＭＯＳトランジスタに対して、その基板は、エ
ピタキシャル層になり、そのエピタキシャル濃度分、布
の均一性が、ＭＯＳトランジスタのしきい電圧ＶＴのバ
ラツキに大きく影響を与える。このＶＴのバラツキは、
ホールドアンプ１０７をＭＯＳ入力のオベアンプで構成
した場合オフセツト電圧として生じ、前記エピタキシヤ
ル濃度の厳しいコントロールにも拘らずその値は数１０
ｍＶ程度にしかならない。又ホールドアンプにＭＯＳト
ランジスタのソースフオロアを用いることもできるがこ
の場合ＶＴそのものがオフセツトとなつて出力に表われ
高精度を要求するＡＤ変換器のサンプルホールド回路と
して用いる場合、前記オフセツト電圧は、ＡＤ変換器と
してダイナミツクレンジを狭めることになる。この現象
は、高精度なる要求を満足しえない大きな欠陥となる。
一方、バイポーラトランジスタの製造プロセス条件でも
つて、ＭＯＳトランジスタを作ることは、従来のバイポ
ーラプロセスに比べ１工程プロセスが増えることになる
。

即ち、エミツタ拡散終了後に、欺るＭＯＳトランジスタ
のゲート部分の厚い酸化膜を除去し、その後、新だに酸
化膜を形成させる熱処理を必要とする。このために、既
に作られているＮｐｎトランジスタにとつて接合形成距
離のズレとなり、所望の特性が得られなくなる可能．性
を有する。かかる、理由により、Ｎｐｎトランジスタの
特性とＭＯＳトランジスタの特性とに於て妥協点が必要
になり、更に前述のエピタキシヤル濃度分布の均一性と
の問題も絡み、ホールドアンプ１０７の入力．部のＭＯ
ＳトランジスタのＶＴの問題は、該サンプルホールド回
路の１チツプモノリシツク集積回路化に関し、難しい問
題であつた。

本発明は上述のようなホールドアンプの入力部に用いる
べきＭＯＳトランジスタのしきい値電圧ＶＴに厳しい条
件を課さなくても、他のバイポーラトランジスタと同一
チツプ内に集積回路化できるサンプルホールド回路を提
供することを目的とする。

以下図面とともに本発明を実施例に基いて説明．する。

第２図にホールドコンデンサに電荷を供給する電源に定
電流電源を用いた場合の構成図を、第３図にその動作説
明図を示す。

以下、図に従つて説明を行う。入力端子２０１の入力信
号と出力端子２１０の出力信号は比較器２０２によつて
大小の比較が行われる。

比較器２０２の出力２１３はゲート２１５，２１６及び
インバータ２１７によつて、サンプリングパルス印加端
子２１４のサンプリングパルスのサンプリング期間（第
３図２１４’のＴ）のみスイツチ２０５，２０６に供給
される。今、スイツチ２０５をゲート２１５の出力２１
８が“゛Ｈ’’レベルの時ホールドコンデンサ２０７側
に、’“Ｌ’’レベルの時接地側に、スイツチ２０６を
ゲート２１６の出力２１９が““Ｈ’’レベルの時接地
側に、““Ｌ’’レベルの時ホールドコンデンサ２０７
側に倒れるように構成しておくと、サンプリング開始時
点（第３図Ｔ，）で入力信号２０１’が出力信号２１０
’よりも大きいとすると、比較器２０２の出力２１３は
’’Ｈ’’レベルになりゲート２１５，２１６の出力２
１８，２１９も““Ｈ’’レベルになる。

よつてスイツチ２０５はホールドコンデンサ側に、スイ
ツチ２０６は接地側に倒れ、定電流源２０３によつてホ
ールドコンデンサ２０７が充電され、同コンデンサ２０
７の両端の電圧は大きくなつていく。したがつてその電
圧を受けるＭＯＳトランジスタ２０８抵抗２０９で構成
されたソースフオロアの出力２１０も大きくなつていく
。出力償号２１０が入力信号よりも大きくなると比較器
２０２の出力２１３は“’Ｌ’’レベルに反転しゲート
２１５，２１６の出力２１８，２１９も’“Ｌ’’レベ
ルになる。

よつてスイツチ２０５は接地側に、スイツチ２０６はホ
ールドコンデンサ側に倒れ、ホールドコンデンサ２０７
は放電され、出力信号２１０は小さくなつていく。出力
信号２１０が入力信号よりも小さくなると、比較器２０
２の出力は’’Ｈ’’レベルになり前述の動作を繰り返
す。以上の様にサンプリング期間に於ては第３図２１０
’に示すように、出力信号は入力信号と一致してから以
後充放電を繰り返しながら入力信号に追従して行く。

そして、ホールド期間に於ては、サンプリングパルス２
１４によつて、ゲート２１５の出力２１８は““Ｌ’’
レベルに、ゲート２１６の出力２１９は““Ｈ’’レベ
ルになり、スイツチ２０５，２０６は両方とも接地側に
倒れ、サンプリング終了時点Ｔ２のホールドコンデンサ
２０７の両端の電圧を保持する。なお第２図中、２１１
，２１２はそれぞれ十電源ライン、一電源ラインである
。第４図に前記構成の実施例を示す。

入力端子４０１から入力信号は出力端子４３０からの出
力信号と比較器４０２によつて比較される。

比較器４０２の出力はゲート４０３，４０４を介して、
トランジスタ４０６，４０９、抵抗４０７，４１０、定
電流源４０８，４１１より成る。レベルシフト回路に供
給される。このレベルシフト回路の出力は、トランジス
タ４１２，４１３、及びトランジスタ４１５，４１６よ
り成るＥＣＬ（ＥｍｉｔｔｅｒＣＯｕｐｌｅｄＬＯｇｉ
ｃ）スイツチ回路にそれぞれ加えられる。ＥＣＬスイツ
チ回路のもう一方の入力には、抵抗４１８，４１９，４
２０で決まるＤＣバイアスが加えられる。このＤＣバイ
アスはレベルシフト回路から供給される信号の“Ｈ゛レ
ベルと“Ｌ゛レベルの中間に位置するようにしておく。
又、トランジスタ４１４，４１７にはトランジスタ４２
１，１４２２と抵抗４２３によつて決まる定電流が流れ
ている。今サンプリング期間に於いで出力信号よりも入
力信号の方が大きく、比較器の出力が゜“Ｈ゛レベルだ
とすると、ゲート４０３，４０４の出力も“゜Ｈ”レベ
ルとなり、レベルシフトの出力とＤＣバイアスによりＥ
ＣＬスイツチ回路のトランジスタ４１３，４１５がオン
になりトランジスタ４１２，４１６がオフとなる。よつ
てホールドコンデンサ４２４は充電され、このコンデン
サ４２４の電圧を受けるソースフオロア（トランジスタ
４２９と抵抗４２５より成る）の出，力電圧も大きくな
る。出力電圧が入力信号４０１よりも大きくなると比較
器の出力も゛Ｌ”レベルになる。

よつてＥＣＬスイツチ回路のトランジスタ４１３，４１
５がオフになり、トランジスタ４１２，４１６がオンに
なる。したがつてホールドコンデンサ４２４はトランジ
スタ４１７を流れる電流によつて放電され出力電圧４３
０は小さくなる。以下前記した様に充放電を繰り返しな
がら人力信号に追従して行き、サンプリング期間終了時
点の電圧を保持する。ここでサンプリング期間に於て、
出力信号は人力信号に一致してから以後、充放電を繰り
し入力信号に追従しで行くが、この充放電を繰り返すと
きの振幅（第５図Ｄ）は比較器４０２の入力分解能と比
較器４０２，ゲート４０３，４０４、レベルシフトおよ
びＥＣＬスイツチ回路の遅延時間と、トランジスタ４１
４および４１７を流れる定電流の値によつて決定される
ものであり、この値がホールド時に於ける誤差となるが
、この誤差をサンプル・ホールドに要求される精度以内
におさめるだけの、比較器，ゲート，レベルシフト，
ＥＣＬスイツチ回路，及び定電流回路を用いれば特性を
十分満足するサンプル・ホールド回路が得られる。

第６図はホールドコンデンサ６２０に電荷を供給する電
源に定電圧電源を用いた場合の実施例である。

動作説明を行うと、入力端子６０１からの入力信号は出
力端子６２３への出力信号と比較器６０２よつて比較さ
れる。比較器６０２の出力はゲート６０３，６０４及び
インバータ６０５によつて、サンプリング期間のみトラ
ンジスタ６０６，６０８及び抵抗６０７，６０９より成
る第１のスイツチング回路に供給されスイツチングを行
わせしめる。この第１のスイツチング回路の出力は抵抗
６１０，６１２を介してトランジスタ６１１，６１３及
び抵抗６１４，６１５より成る第２のスイツチング回路
に供給され、スイツチングを行わしめる。この第２のス
イツチング回路の出力はさらにトランジスタ６１６，６
１８及び抵抗６１７，６１９より成る第３のスイツチン
グ回路に供給されスイツチングを行わしめる。今、比較
器６０２を出力信号よりよ入力信の方が大きい時、出力
信号が“Ｌ゛レベルになるように、接続しておき、サン
プリング開始時点において出力信号よりも入力信号の方
が大きいと仮定すれば、比較器６０２の出力は“Ｌ”レ
ベルとなり、ゲート６０３，６０４の出力も“Ｌ゛レベ
ルとなる。

よつてトランジスタ６０６，６１１はオフ、６０８，６
１３はオンとなる。したがつてトランジスタ６１６がオ
ン、６１８がオフとなり、ホールドコンデンサ６２０は
抵抗６１７とホールドコンデンサ６２０の時定数でもつ
て十電源６２４より充電され、ホールコンデンサ６２０
の両端の電圧は十電源の電圧に近ずいていき、この電圧
を受けるＭＯＳトランジスタ６２１及び抵抗６２２より
成るソースフオロアの出力も十電源に近ずいていくが、
出力が入力信号６０１よりも大きくなつた時点で、比較
器６０２の出力は“Ｈ゛レベルに反転する。比較器６０
２の出力が“Ｈ゛レベルになると、ゲート６０３，６０
４の出力も“Ｈ゛レベルとなり、トランジスタ６０６，
６１１がオン、６０８，６１３がオフとなる、したがつ
てトランジスタ６１６がオフ６１８がオンとなり、ホー
ルドコンデンサ６２０は抵抗６１９とホールドコンデン
サの時定数でもつて、一電源６２５に放電され、ホール
ドコンデンサ６２０の両端の電圧は一電源に近づいてい
き、出力６２３も一電源に近づくが、出力電圧６２３が
入力信号よりも小さくなつた時点で、比較器６０２の出
力は“Ｌ゛レベルに反転し前述の動作を繰り返す。上記
したように、サンプリング期間に於では出力信号は入力
信号と一致してから以後、充放電を繰り返しながら、入
力信号に追従して行く。

ホールド期間に於ては、サンプリングパルス印加端子６
２６からのサンプリングパルスによつて、ゲート６０３
の出力は’’Ｈ’’レベルにゲート６０４は’’Ｌ’’
レベルになり、トランジスタ６１６，６１８は両方とも
オフになるので、サンプリング終了時点のホールドコン
デンサ６２０の両端の電圧を保持する。ここで、サンプ
リング期間に於て出力信号が入力信号に一致し、充放電
を繰り返しながら、入力信号に追従していく時の充放電
の繰返しの振幅（第７図のＤ）は比較器６０２の入力分
解能と比較器６０２，ゲート６０３，６０４トランジス
タ６０６，６１６，６０８，６１３，６１８の遅延時間
と、充放電の時定数で決定されるものであり、この値が
ホールド時に於ける誤差となるが、この誤差をサンプル
・ホールド回路に要求される精度以内に納めるだけの比
較器，ゲート，スイツチング回路及び時定数を用いれば
、要求される特性を十分満足するサンプル・ホールド回
路が得られる。以上説明したように本発明のサンプル・
ホール．ド回路は、ホールドコンデンサに蓄積される電
荷を、独立の電荷供給用電源から行ない、ホールドコン
デンサの蓄積電荷に基ずく出力信号を入力信号と比較し
、その比較出力で電荷供給用電源を制御して入力信号と
出力信号とを一致させるような．構成としているため、
ホールドアンプの入力部に用いるべきＭＯＳトランジス
タのＶＴには厳しい条件を課さなくても、他の回路を構
成するバイポーラトランジスタと同一チツプ内で集積回
路化できる。

また、本回路構成により、出力信号にはスイツチング素
子のバイアス電流がホールド値に誤差を与えることもな
く、オフセツトが生じることもなく、従つてスイツチン
グ素子にバイポーラトランジスタを使用することが可能
となり、回路の高速化が図れる。

【図面の簡単な説明】

第１図は従来のサンプル・ホールド回路の説明図、第２
図は電源に定電流電源を用いた場合の本発明の一実施例
構成図、第３図は第２図に於ける動作説明図、第４図は
第２図に於ける実施例図、第５図は入出力信号波形の説
明図、第６図は電源に定電圧電源を用いた場合の本発明
の他の実施例構成図、第７図は入出力信号波形の説明図
である。 ２０１，４０１，６０１・・・・・・入力端子、２０２
，４０２，６０２・・・・・・比較器、２０３，２０４
・・・・・・定電流電源、２０５，２０６・・・・・・
スイツチ素子、２０７，４２４，６２０・・・・・・ホ
ールドコンデンサ、２０８，４２９，６２１・・・・・
・ＭＯＳトランジスタ、２１４，４２６，６２６・・・
・・・サンプリングパルス印加端子、２１５，２１６，
４０３，４０４，６０３，６０４・・・・・・ゲート回
路。

Claims (1)

1. 【特許請求の範囲】 １ 電荷供給用電源に接続されるホールドコンデンサと
   、入力信号と前記ホールドコンデンサの蓄積電荷に基ず
   く出力信号とが比較される比較器と、前記比較器の出力
   で、前記電荷供給用電源から前記ホールドコンデンサへ
   の供給電荷を制御する制御手段とを備えたことを特徴と
   するサンプル・ホールド回路。 ２ 前記電荷供給用電源が、定電流電源又は定電圧電源
   からなることを特徴とする特許請求の範囲第１項に記載
   のサンプル・ホールド回路。