JPS5946061A - 相補形金属一酸化膜−半導体（ｃｍｏｓ）集積回路の製造方法 - Google Patents

相補形金属一酸化膜−半導体（ｃｍｏｓ）集積回路の製造方法

Info

Publication number
JPS5946061A
JPS5946061A JP58102998A JP10299883A JPS5946061A JP S5946061 A JPS5946061 A JP S5946061A JP 58102998 A JP58102998 A JP 58102998A JP 10299883 A JP10299883 A JP 10299883A JP S5946061 A JPS5946061 A JP S5946061A
Authority
JP
Japan
Prior art keywords
forming
layer
substrate
polysilicon
oxide film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP58102998A
Other languages
English (en)
Inventor
ジエ−ムズ・エイ・マシユウズ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of JPS5946061A publication Critical patent/JPS5946061A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
    • H01L21/76213—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO introducing electrical inactive or active impurities in the local oxidation region, e.g. to alter LOCOS oxide growth characteristics or for additional isolation purpose
    • H01L21/76216—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO introducing electrical inactive or active impurities in the local oxidation region, e.g. to alter LOCOS oxide growth characteristics or for additional isolation purpose introducing electrical active impurities in the local oxidation region for the sole purpose of creating channel stoppers
    • H01L21/76218—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO introducing electrical inactive or active impurities in the local oxidation region, e.g. to alter LOCOS oxide growth characteristics or for additional isolation purpose introducing electrical active impurities in the local oxidation region for the sole purpose of creating channel stoppers introducing both types of electrical active impurities in the local oxidation region for the sole purpose of creating channel stoppers, e.g. for isolation of complementary doped regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823878—Complementary field-effect transistors, e.g. CMOS isolation region manufacturing related aspects, e.g. to avoid interaction of isolation region with adjacent structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0638—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for preventing surface leakage due to surface inversion layer, e.g. with channel stopper

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の技術分野〕 本発明は、相補形金属−酸化膜一半導体（６ＭＯ８）集
積回路の製造方法に関する。
〔従来技術〕
相補形ＭＯ８）ランジスタの製造においては、相補形デ
ィバイス間にガートバンドを使用して寄生電流路を低減
している。このようなガートバンドを形成する方法とし
ては、たとえば米国特許第４．０１３，４８４号及び４
，２８２，６４８号が挙げられる。本発明は、後述する
ように、ガートバンドを形成する独特の方法を提供−す
るもので、ウェノ１内でガートバンド苓自己整冶′第２
）方法につぃ゛【７Ｉ。
している。
ＣＭＯ８！ｆｆ１回路Ｖ１°、たとえ＆、’ｌ’、　＋
ｔ’ｉｉ　ｌ−７ｓ　ｊａイ［音ｉ１ｍ−ｔ　ｔ’ｌ、
イＩ（い電力消費及び電熱線に関する非′１へに高い耐
ン〕７ト故障性等、ｐ−チャネルまたを、１ルヂャイ・
四回路より優れた数多くの利点を有」、マーいる。し、
がし２、ＣＭＯ８回路は、゛ラッチ″状η暉Ｊりゃ°Ｊ
いという重要々問題点を有している。ＣＭＯ８回路（φ
（ｌ１名数のトランジスタ状の寄生通路が形成さｔｌ−
ですやり、回路がラッグ−状態になると、とｉｌら通路
に仲“１・鮮市、流が流れてしまう１．ラッチ回顧に対
す−る＝一つのＩＷ決方法としては、高い導電率のＪｌ
！ｉ　ａＮを用い、か−）この基板−トに成長されたエ
ピタキシャル層に能１１ｉ１１ディバイスを配置する方
法がある１つ不発’Ｍの方法は、このようなエビタギシ
ャル層ン、吐用し７′でいる１、〔発明の概要〕 本発明は、相補形金属−酸化１模−１、ｑ体（６ＭＯ８
）の製造方法に関する。先ず、シリコン基イｐ上に、酸
化膜、窒化シリコン層及びポリシリコンＲ１に一形成す
る。このポリシリコン層に開口を形成し、さらにこの開
口から基板にウェルを形成する。続いて、第１及び第２
マスキング部材を形成する。第１マスキング部材は開口
に形成され、第２マスキング部材は開口から離間してい
る。次に基板にドーピング工程を施し、ポリシリコン層
に形成された開口と第１マスキング部材間にドープ領域
を形成し、よって開口罠ガートバンドを形成する。ここ
で、第１マスギンゲ部材に整合して窒化シリコン層をエ
ツチングし、同時に第２マスキング部材に整合してポリ
シリコン層及び窒化シリコン層をエツチングする。これ
により基板上に第１及び第２窒化シリコン部分が形成さ
れる。さらに離間した窒化シリコン部材間にフィールド
酸化膜層を成長させる。なお、第１及び第２窒化シリコ
ン部材の下の領域は、１）−チャネル及びｐ−チャネル
（相補形）トランジスタとして使用される。
本発明の製造方法の１つの利点は、ウェルに形成された
ガートバンドを、フィールド酸化膜領域の下のウェル内
で自己整合できることである。これにより、６ＭＯ８を
更に高密度に゛ノーることかできる。
＋た、本発明１ｔＪ、プラズマエッチ：、・グ、１１“
′トにポリシリコンのエツチング用のｐＫｒＰＩ−され
ｈ−エンドポイント検出工程を提供し２でい、乙。
本実施例では、相補形金屑−酸化ル“（〜？ｌ’導体（
６ＭＯ８）の製造方法、４？に相補η？胃効果形［・ラ
ンジスタ用のホスト領域各形成ｔＺ、ｌフロン１エンド
、１製造工程について説明−ｆ　７．　、、ｐＩ下の６
）１、明における特定のドーピングレベル、導電形、Ｊ
ｉ−さ等、多くの特定か記載け、本発明の胛解を助りる
だめのものであり、本発明はこれら配置）・見に限定さ
れない。方お、洗沖工ｆ！ｉ！笠、他の周知の工程につ
いＵは、本発明を不明瞭表ものとしないようｔＹ′＃ｌ
Ｉ　７説明は省略する。
本実施例で１１、本発明の隼°１造方法を使用１．′Ｔ
エピタキシャル層にＰ−形ウエルを形成Ｌ７ｉいるが、
本発明の製造方法は、ｎ−形ウニ／Ｉ、　ｉ形成するも
のにも使用できる。なお、このつ゛１造方法に：Ｌエビ
°タキシャル層とともに使用しなく−１もよい。
以下、添付の図面に基づいて、本発明について説明する
。
［実施例］ 第１図は、単結晶シリコン基板１０を示し−Ｃいる。こ
の基板に−、アンチモンが高濃度にドープされ、本実施
例では基板は００１オーム−（１’ｉ＋の抵抗値を有し
、はとんど金属質になっている。通常のエピタキシャル
工程により、基板上に、基板より低い温度にドープされ
たエピタキシャル層１１を形成する（以下の説明におい
て、他の層とともにこの層を［基板−１と呼称すること
がある）。１砦１１の厚さは約５ミクロンで、層１１に
はリンが約０．６オーノ、−Ｃｍの抵抗値レベルまでド
ープされている。能動素子は、とのエピタキシャル層１
１に形成される。高濃度にドープされた基板−にの、基
板よ！ｌｌ軽くドープされたエピタキシャルＪ＠は、前
述したようなラッチ−アンプに関する宵生通路をかガり
減少するものである。
エピタキシャル層１１土に、二酸化（酸化）シリコン層
１２を成長させる。本実施例では、との層１２の厚さは
約８００にである。この酸化膜１２−］二に、約１００
０ス　のＪｉｆさの電化ンリコンＩｉ！　１３を形成す
る。さらにこの窒化シリコン層ｉ３−を二に、単結晶シ
リコン（ポリシリコン）層１４を形成する。本実施例で
ｔ」、との層ｌ　４　＋７）、１７７さは、約５５０＜
１スである。次に、ポリシリコ１台層１４上に酸化膜１
５を約２７００　Ｘのｊψ悼４で成長さする。
第２図において、酸化ル（１５に開［１７ｉ形成するの
に、通’７にのマスギング及ＵＩはンヂングー１秤を使
用している３、彼達するように、この開ｒ旧」１、ｐ−
形ウエルを形成するのに使用される。開［１（」１、た
とえば約５ミクロンの幅を有り、、こわに４．ｊＴ＋ｉ
、流発生フォトリングンフイ技術を４ｔｌすｒｌｌ、、
−１いる１、次に、第３図に示すように、ポリシリコン
層１７に、エツチングして開口１７を形成Ｊる。このエ
ツチングは、ポリシリコンをアンクーカットｌ、て酸化
膜の張出し部分１８を形成する井で相続゛ｊる。
本実施例では、これら張出し７部分１８０）長さく片方
当り）は約２ミクロンである。このアンターカットは、
周知のようにポリシリコンで制御するのが比較的容易で
ある。
次に、ライン１９で示すように基板にイオン注入を施す
。１００ＫｅＶのエネルギレベルでボロンを約７．　Ｏ
Ｘ　Ｉ　Ｑ　１２／ｃｍ　２　　のレベルまで注入する
。張出し部分１Ｂは、この張出し部分の下のエピタキシ
ャル層１１にドープするのを阻止するので、はぼ開口１
７に整合しだドープ領域２２が形成される（酸化膜１５
は層１２．１３とともにイオンを阻止するのに十分な厚
さを有している）。第４図に示すように、高温打ち込み
工程を用いてエビタギ・シャル層にドーパントを打ち込
み、ｐ−ウェル２３を形成する。たとえば、通常の高温
工程を使用した場合、基板の温度は約１１００Ｃの温度
捷でｉミ々に上昇し、この温度で２時間保持される。
第４図に示すように、酸化膜１５を除去した後、ライン
２６に示すように、基板にさらにイオン注入工程を施す
。この工程を用いて、ｐ−ウェル２３内に形成されだｎ
−チャネル素子の閾値電圧を作る。本実施例では、約１
．０×１０／ＣｒｒＩ　　の線端で、１００ＫｅＶのエ
イ・ルギレペルのボロン注入を行方つている。
続いて、基板上に７オトレジストＩｎを形成（７、通常
のマスキング工程を用いてこσ）層か９　ｑ「］及び第
２マスキング部（Ａを形成゛）る３、第５１々１に示ｌ
−ように、７第１・レジストマスギング部＋４３０ｎｒ
Ｊ、（ウェル２３上で）開口１７中に形ｌ３１）、ｊ７
、第２マスキング部材３０ｂｉ、ｌ、このウェル２３か
ら前れ−ｆ、ポリシリコン層１４上に形成する。次に、
う・イン３２に示すように、基板にイオンｔ）゛入］二
程’ｔ　ｉ’＋び施す。フォトレジスト部利ハ、ポリシ
リコン１台１４と同様に、イオン注入を阻止Ｊる１、ｉ
ｉ（つ−てぃ　ドバントは領域３３にのみ注入６，１す
る１、平面］シ１で示しだ場合、領域３３は、ｐ−ウェ
ル２３の周辺領域に形成された、連続し７Ｙ帯状に今っ
ている。本実施例では、１００ＫｅＶのエネルギレベル
でボロン注入を行ない、領域３３に約５　Ｘ　１０　／
（ｙ＋ｒ　　の糾１量を得ている。このように領域３３
Ｈ、ウェル２３の周囲にガートバンドを形成している。
続いて、プラズマエツチング上程を用いて、マスキング
部材３０ａに整合して窒化シリコンＪ？ｔｌ１３をエツ
チングし、これと同時に、マスキング部材３０ｂに整合
してポリシリコン層１４及び窒化シリコン層１３をエツ
チングする。第６図は、この結果出来た構造を示してい
る。酸化膜１２ｔ：Ｊ：、その下のエピタキシャル層に
損傷を与えることなくプラズマエツチング工程が使用で
きるような、エツチング剤阻止部材を形成している。フ
ォトレジスト部材３０ａの下には窒化シリコン部材１３
ａが形成され、かつフォトレジスト部材３０ｂの下には
ポリシリコン部材１４ｂ及び窒化シリコン部材１３ｂが
形成される。
次に、第７図に示すように、残りのポリシリコンととも
にフォトレジスト部材を除去して、窒化シリコン部材１
３ａの下に酸化膜１２ａ、及び窒化シリコン部材１３ｂ
の下に酸化膜１２ｂを形成する。
さらに、基板上に（たとえば湿潤雰囲気中、９２０Ｃで
）フィールド酸化膜領域３６を成長させる。
周知のように、窒化シリコンは、酸化膜の形成を阻止す
るので、領域４２．４３には酸化膜は形成され々い。こ
の結果、第８図に示すように、領域４２は、フィールド
酸化膜３６により領域４３からＰ＋ｔｔ間する。フィー
ルド酸化ガシキ３６　ｉ＋：戻口″Ｊ２司撃、エピタキ
シャル層１１からのｎ−７１φＦ−パン１が、成長して
いる酸化ル゛γに幻し２てｎ（領１或４５１．＋形成す
る。このイ何ｔ＋２４５１．＋、、領域３３とともを？
１！咋わ春二（二子間のガートバンドを成し７ている。
窒化シリコン部＋４を除去り、た後、領域４２のｌ）−
ウェルにｎ−チャネル素子が形成され、領域４３にｐ−
チャネル素子が形成される１、？’、、　ｊＬ、　Ｃ）
素子を形が２．するには周知の二〔程を使用すれ？Ｊｒ
よい。
窒化ポリシリコンをエツチングするのに（ｉｉ［川さ）
するプラズマエツチング工程ｎで番、１１、市販さＩＩ
Ｃいるプラズマエツチング剤に１０　’％の０２を６む
Ｓ［？６を加えたエツチング剤を使用しでいる３、ポリ
シリコンをエツチング１゛る際、エントポ・ｆントｋ（
・１１出するまで０．４ｔｏｒｒ　　のＩｆ力をかｋ）
る１、Ｌのｔ糸、窒化シリコンのエツチングの際にｖｔ
ｌＴ力Ｑ」、０．２ｔｎｒｒまで減少する。ポリシリコ
ツ１，１３分のエツチングの完結（エンドポイント）に
おりる発）Ｙ、の変化Ａ（４出するのは、いくらか困難
である。これに対１．　ｔ、窒化シリコンのエンドポイ
ントを検出することは容易である。
エンドポイントを指示するガス（１′−Ｌ下指示ガスと
称する）を加えると、特にポリシリコンのエツチングの
エンドポイントを検出するのに有効であることがわかっ
た。この指示ガスは、洋式化学における滴定指示薬に類
似している。
この指示ガスは、エツチング反応において化学変化が生
じた場合、光の進入にか在り大きな変化を与えるような
ガスであってもよい。この化学変化は、反応体の１つに
おける濃度変化または最終生成物の１つの濃度変化であ
る。なお、フレオン１２はポリシリコンのプラズマエツ
チング用の優れた指示ガスであるととがわかった。
第９図ｄ１、フォトレジスト層３０ｂ　Ｋ整合し゛〔ポ
リシリコン層１４をエツチングするのに使用するプラズ
マエツチング工程を示している。この工程において通常
使用するガスは、前述」７たようにＳＦ６と酸素である
２、本実施例では、約５％の部のフレオン１２を加えて
いる３、実質的な量のポリシリコンが残っていると、第
９図の発光１に示すように第１発光が生Ｉ゛る。やが゛
て第１０図に示ｔ］、うにポリシリコン層が除去さノす
ると、？ｌ’４１０１’；：ｌθ夕発光２に示すように
、発光にかのりの変（１／ｌ；生じる。
ポリシリコンが除去されると、シル′５Ａ、’、）Ｙ、
’−１７ｒ大きな変化が生じるのか、１だ解明へれてい
ない。′−：ノ丁際、化学は非常に複雑なもので、簡栄
にｅ−１、分析できない。しかし、ポリシリコンが・ト
１．エツチンク除去されると、フ素イオン基にＬリフレ
；４ンのがなりの著が消ゲ１され、フレメンのと−の角
１反り鎖式が発光にかなりの乳化を与えるものと考メー
られている。本発明では、フレメン１２’ｔｌＪ用して
ポリシリコンのエツチングのエン）ボ・ｆントを検出し
ているが、他のプラズマエツブング」−７１°、！χ用
い１エンドポイントの検出を行なうこともできる。、−
上述したよう々複数の工程をド１！用することによシ、
従来の工程によるものＪ−りもＦｉ、Ｉれた１′４品を
作ることができる。たとえば、第：Ｉ図の６１月１ｉ　
ｔ、ｉ、ｌづ〕１８は、高温打ち込み工程の前にド−パ
ン１２２をポリシリコン層１４の縁部から離間させる１
、ｐ−ウェル２３を形成する打ち込み工程の後、ウェル
２３は、（第４図に示すように゛）ポリシリコン層１４
の縁部とほぼ整合する。このようにポリシリコン層１４
は、ｐ−ウェル用のマスキング情報を保持している。こ
れにより、ｎ−チャオル素子の閾値電圧を調整するのに
使用されるドーパントを容易に注入することができ、し
かもウェル２３の周囲にガートバンドを自己整合させる
ことができる。ポリシリコンに、ｐ−ウェルを形成する
のに要する高温に耐えることができるだけでは々く、張
出し部分１８に関するアンダーカットを制御するのにも
非常に適している。第６図の構造を形成するのに使用す
るプラズマエツチング工程は、一方のマスキング部材の
周囲の窒化シリコンをエツチングするのみ力らず、他方
のマスキング部材の周囲から２つの異なる物質（ポリシ
リコン及び窒化シリコン）をエツチングする。
以上のように、本発明は、従来の方法よりも高密度に製
造することができる０ＭＯ８の製造方法を提供するもの
である。。
【図面の簡単な説明】
第１図はエピタキシャル層、第１酸化膜、空イヒシリコ
ン層、ポリシリコン層及び第２酸化膜を含む基板の断面
図、第２図は第２　ｆ’ｉ’２化ｐに開［−１を形成し
た第１図の基板の断面１′ｙ、ｌ　、９（％　３１ｉｇ
／１日ボリンリコン層をエツチング１７た第２図σ）基
板の断面図及びイオン注入工程を示し、第４１″＜ｌは
某仮にウェルを形成するのに使用する打ち；へ、フ７、
工稈後の第３図の基板の断面図及び他のイ」ン汀大王稈
とを示１−１第５図（ｌ−１基板上に）、１　）レジ７
ｉマスギング部月を形成した後の第４図の基板の断面図
及びイオン注入工程どを示し、第６図はプラズマエツチ
ング工程後の第５図の基板の断面図−Ｃあり、第７図ｔ
」、フォトレジストマスキング１１６１項と残りのポリ
シリコンを除去した後の第６図の基板の断面図、第８図
は基板上にフイ　ルド酸化１］＠　ＩＱ域を成長させた
後の第７図の基板の断面図、第９図はプラダ−７−”’
＋１ツチング工程にお＆ｙる第５図のＪ＋！Ｈ板の一部
断面図、第１０図は、ポリシリコンを除−Ｊ−、Ｌ、、
　７’ｉ後のプラズマエツチング工程における第９図の
基板の断面図である。 １０・−・・基板、１１−−―・エピタキシャル層、１
２・・・・酸化膜、１３＠・・・窒化シリコン層、１４
・・・・ポリシリコン層、１５・・・・酸化膜、１７・
φ拳ｅ開口、１８・・・・張出し部分、２２・・・嗜ド
ープ領域、２３＠−１ｐ−ウェル、３０ａ　、　３０ｂ
・・ｅ・マスキング７拐、３３・　・・　・ガー　トノ
くンド、３６・・φ　・フィールド酸化膜領域、４５・
・・・ｎ″−領Ｊ或。 ４？　許出’４Ｑ　人　　　インテル中コーポレーショ
ン代理人　山川政帥巨ほか１才、） 図ｎｉ＋”）！”Ｊ”ｊＦ（１°・」容に変更なし）手
続補正前（Ａ−人−９２） 水旨ｉ’ＩＬコー長官１段”””　　狽１１０’、’層
゛１、・１１１’ｌの表・」（ 昭　ｆｕ５Ｆミ　イ１　　　特　　　　　　　　　　ｉ
ｉ’ｌ”　　　ＩＩ自　第　（（つ　−−′ｔ°ぜ−シ
じ°１０′１との関係　　　　特　　　　゛″出願人名
角、（氏名）イクー了（し゛　ｌ−・Ｉ’　Ｌ−−１１
とｒ　４ＦｉＮｔ、Ｔｈｎ１’ｍのｌ　ｌ　ｆ・１　　
　昭和田、ｃ２．ｆＢ　　′’ｉ　月　Ｃ１１１補ゴＦ
に＋−リ４曽曲Ｈ→日をイ龜明４→敏−一一・に　　ｈ
ｌｉ＋１　　の、ｈｌ象 し１　　　　面 ｘ−ｉ　Ｍｉ　＋ｌの内容

Claims (1)

  1. 【特許請求の範囲】 （１）基板上にポリシリコンの層を形成する工程と、上
    記ポリシリコンの層に開口を形成する工程と、上記基板
    に第１ドープ領域を形成するよう、−Ｆ記開口から上記
    基板に第１ドーパントを注入する工程と、上記ポリシリ
    コン層に形成された一ト記開口の縁部から離間して、上
    記開口内にマスキング部材を形成する工程と、上記第１
    領域の周囲にガートバンドを形成するよう上記ポリシリ
    コンの開口の上記縁部と上記マスキング部材との間で、
    上記第１領域に第２ドーパントを注入する工程とから成
    り、上記第１領域に自己整合したガートバンドを形成す
    ることを特徴とする、シリコン基板上に相補形金属−酸
    化膜一半導体（０ＭＯ８）集積回路を製造する方法。 （２、特許請求の範囲第１項記載の方法において、ポリ
    シリコン層の形成に先立ち、ａ”：板、Ｈに二酸化シリ
    コン層及び窒化シリコン層を形成−する工程を自んでい
    ることを特徴とする方法。 （３）％許請求の範囲第１項記載の方法において、第１
    及び第２ドーパントは同じ導Ｔ）（１率のものであるこ
    とを特徴とする方法。 （４）特許請求の範囲第３項記載の方法において、第１
    及び第２ドーパントはボロンでオ）るとと全特徴とする
    方法。 （５）特許請求の範囲第１項記載の方法において、ポリ
    シリコン層の開１］を、その−ヒのマスＷング層ととも
    に形成し、かつ張出し部分を形成する」う上記マスキン
    グ層の下の上記ポリシリコン層全アンダーカットし、か
    つ基板に第１ドーパン）ｆ注入し第１領域を形成するの
    にイオン注入を行ない、かつ上記基板への第１ドーパン
    トの轍初の導入が上記ポリシリコン開口の縁部からｌ’
    ｊＰ間するように上記張出し部分の下では上記イオン注
    入を阻１卜するようにしたことを特徴とする方法。 （６）特許請求の範囲第５項記載の方法におい−し、第
    １ドーパントの注入工程は、第１ドーパントを拡散して
    ウェル領域を形成する高温打ち込み］ニ稈を含んでいる
    ことを特徴とする方法。 （７）特許請求の範囲第６項記載の方法において、マス
    キング層は、ポリシリコン層から成長した酸化膜から成
    ることを特徴とする方法。 （８）基板上に二酸化シリコン層を形成する工程と、上
    記酸化膜上に窒化シリコン層を形成する工程と、上記窒
    化シリコン層−ヒにポリシリコン層を形成する工程と、
    上記ポリシリコン層に開Ｉコを形成−する工程と、上記
    基板にウェル領域を形成するよう−に記聞口から上記基
    板の一領域にドーピングする工程と、上記ウェル領域の
    一部分上で上記開１コに第１マスキング部材を形成し、
    かつ−に記聞「コから離間して第２マスキング部材を形
    成する工程と、上記第１マスキング部材と上記間［１の
    緑部との間にドーグ領域を形成し上記ウェル領域にガー
    　トノくンドを形成するよう−Ｆ記基板にドーピング二
    り程を施す工程と、上記第１及び第２窒化シリコン部Ｕ
    を形成するよう、上記第１マスキング部材に整合して上
    記窒化シリコン層をエツチングし、かつ」−証第２マス
    キング部利に整合し−て上記ポリシリコン層と」二記窒
    化シリコン層をエッグングーする上程と、」二記基板上
    にフィールド酸化Ｉｉ＋！【を成長さＩＪ−る土稈とか
    ら成り、上Ｎｊ２　Ｒ’ｙ　１及び第２窒化シリ−ｌン
    ？１（（利は上記フィールド酸化膜成長を阻１ト、シ、
    」−記］・イールド酸化膜により離間され／ｒ−？￥口
    及び第２離間領域を形成し、かつ」二記第１及び第２　
    古ｆ４間Ｍ域に相補形ＭＯＳディバイスを形成すること
    を特徴とＪる、シリコン基板を使用しに相補形全屈−酸
    化脱−半嗜体（ＣＭＯ８）の製造方法。 （９）ｌ待ＷＦ請求の範囲第８項記載の方法に←い−Ｕ
    、ポリシリコン層上に酸化膜を成長；Ｓ１↓る工程と、
    マスキング部制と［−て第２酸化膜に１史月Ｅ　Ｌ　’
    Ｕ−）記ポリシリコン層に開１１１を形成゛ＪるＪ二杵
    とをさらに含むことを’ｒｒ　’鑓と一ノる方法。 ＱＧ特許請求の範囲第９項記載の方法において、酸化膜
    の下のポリシリコン層なアンダーカットすることを特徴
    とする方法。 θυ高濃度にドーグしたシリコン基板と、上記基板上に
    形成され基板より軽くドープされたエピタキシャル層と
    を用いた相補形金属−酸化膵一半導体（ＣＭＯ８）のｐ
    、ｌ遣方法であって、上記エピタキシャル層上に第１酸
    化膜を形成する工程と、上記第１酸化膜上に窒化シリコ
    ン層を形成する工程と、上記窒化シリコン層上にポリシ
    リコン層を形成する工程と、上記ポリシリコン層に開口
    を形成する工程と、上記エピタキシャル層とは逆の導電
    率のウェル領域を上記エピタキシャル層に形成するよう
    上記開口から上記エピタキシャル層の第１領域をドーピ
    ングする工程と、上記開口に第１マスキング部材を形成
    しかつ上記開口から離間し７た第２マスキング部材を形
    成する工程と、Ｌ記ポリシリコン層に形成された一上記
    開口と上記第１マスキング部材間に第２ドープ領域を形
    成し、ト記ウェル領域にガートバンドを形成するよう、
    上記基板にドーピング工程を施す工程と、第１及び第２
    窒化シリコン部利をそれぞれ形成するよう、上記第１マ
    スキング部材と忙合して上記窒化シリコン層をエツチン
    グし、かつ上記第２マスキング部材と整合して上記ポリ
    シリコン層と上記窒化シリコン層槍・エツチングする二
    ■二程と、−Ｊ’、ｎ１２エビ、°クキシャ１１層−に
    にフィールド酸化膜を成長さ、ピ２）」、１′−とから
    成り、上記第１及び第２彎化シリコンン・１１−′Ｊｌ
    ′骨」６土妃フィールド酸化膜成長苓阻止し７て」；配
    ノｆ−ルド酸化膜により１ｉｌｌｔ間した第１及び第２
    　ＰＡＩＬ間領１辺を形成し、上記第１及び第２離間領
    域に相補形ＭＯ８＋・ランジスタを形成することを特徴
    と゛するＣＭ（３Ｓの製造方法。 （１２／庁詐請求の範１用ｆ４０１項記船５（７）方法
    に１・・い−（、ポリシリコン層」二に杷２酸化膜を成
    長さ−ビーる土（４と、マスキング部トｌとして使用上
    れる＋ｆｊ’ｒ酸化Ｉ１１′顎とともに開口を形成する
    」、−程をさらに含１＋・ことに特徴とする方法。 ０４！７許請求の範囲第１２項ＭＬ製５の方法にｆい゛
    て一１開口を形成するよう第２酸化ｈＩ；′ｉの王のポ
    リシリコン層をアンダーカットする工８に、含んでいる
    ことを％徴とする方法。 ０滲集積回路を製造する際に使用ｊ−ろ、層等のプジズ
    マエッチング工程において、エツブーングの際に化学変
    化が生じた場合発光変化を起すインジケータガスを、上
    記プラズマエツチングに使用するガスに加える工程を含
    み、化学変化を敏速に検出するようにしたことを特徴と
    するプラズマエツチング工程。 ０９フラズマエツチングに使用するガスにフレオンを加
    えて良好カエンドポイント検出を行なうようにしたこと
    を特徴とする、集積回路の製造におけるポリシリコン層
    のフ゛ラズマエッチングニ［程。
JP58102998A 1982-06-10 1983-06-10 相補形金属一酸化膜−半導体（ｃｍｏｓ）集積回路の製造方法 Pending JPS5946061A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US06/387,050 US4412375A (en) 1982-06-10 1982-06-10 Method for fabricating CMOS devices with guardband
US387050 1982-06-10

Publications (1)

Publication Number Publication Date
JPS5946061A true JPS5946061A (ja) 1984-03-15

Family

ID=23528241

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58102998A Pending JPS5946061A (ja) 1982-06-10 1983-06-10 相補形金属一酸化膜−半導体（ｃｍｏｓ）集積回路の製造方法

Country Status (3)

Country Link
US (1) US4412375A (ja)
JP (1) JPS5946061A (ja)
DE (1) DE3320500A1 (ja)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4470191A (en) * 1982-12-09 1984-09-11 International Business Machines Corporation Process for making complementary transistors by sequential implantations using oxidation barrier masking layer
US4471523A (en) * 1983-05-02 1984-09-18 International Business Machines Corporation Self-aligned field implant for oxide-isolated CMOS FET
US4527325A (en) * 1983-12-23 1985-07-09 International Business Machines Corporation Process for fabricating semiconductor devices utilizing a protective film during high temperature annealing
US4567640A (en) * 1984-05-22 1986-02-04 Data General Corporation Method of fabricating high density CMOS devices
US4600445A (en) * 1984-09-14 1986-07-15 International Business Machines Corporation Process for making self aligned field isolation regions in a semiconductor substrate
US4713329A (en) * 1985-07-22 1987-12-15 Data General Corporation Well mask for CMOS process
IT1213457B (it) * 1986-07-23 1989-12-20 Catania A Procedimento per la fabbricazione di dispositivi integrati, in particolare dispositivi cmos adoppia sacca.
US4717683A (en) * 1986-09-23 1988-01-05 Motorola Inc. CMOS process
US5061654A (en) * 1987-07-01 1991-10-29 Mitsubishi Denki Kabushiki Kaisha Semiconductor integrated circuit having oxide regions with different thickness
JPH01125971A (ja) * 1987-11-11 1989-05-18 Seiko Instr & Electron Ltd Ｃ−ｍｉｓ型半導体装置とその製造方法
US4925806A (en) * 1988-03-17 1990-05-15 Northern Telecom Limited Method for making a doped well in a semiconductor substrate
US5447879A (en) * 1993-07-02 1995-09-05 Hyundai Electronics Industries Co., Ltd. Method of manufacturing a compactor in a semiconductor memory device having a TFT transistor
KR0138234B1 (ko) * 1994-02-24 1998-04-28 김광호 고전압 모오스 트랜지스터의 구조
US5434099A (en) * 1994-07-05 1995-07-18 United Microelectronics Corporation Method of manufacturing field isolation for complimentary type devices
TW301027B (ja) * 1994-11-28 1997-03-21 Advanced Micro Devices Inc
US5679588A (en) * 1995-10-05 1997-10-21 Integrated Device Technology, Inc. Method for fabricating P-wells and N-wells having optimized field and active regions
US5861330A (en) * 1997-05-07 1999-01-19 International Business Machines Corporation Method and structure to reduce latch-up using edge implants
JPH113869A (ja) * 1997-06-11 1999-01-06 Nec Corp 半導体装置の製造方法
US5982012A (en) * 1998-01-14 1999-11-09 Foveon, Inc. Pixel cells and pixel cell arrays having low leakage and improved performance characteristics
US5981326A (en) * 1998-03-23 1999-11-09 Wanlass; Frank M. Damascene isolation of CMOS transistors
JP2009043804A (ja) * 2007-08-07 2009-02-26 Panasonic Corp 半導体記憶装置、メモリ搭載ｌｓｉ、及び半導体記憶装置の製造方法
TWI588918B (zh) * 2014-04-01 2017-06-21 亞太優勢微系統股份有限公司 具精確間隙機電晶圓結構與及其製作方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3919008A (en) * 1970-12-02 1975-11-11 Hitachi Ltd Method of manufacturing MOS type semiconductor devices
US3920481A (en) * 1974-06-03 1975-11-18 Fairchild Camera Instr Co Process for fabricating insulated gate field effect transistor structure
US4152823A (en) * 1975-06-10 1979-05-08 Micro Power Systems High temperature refractory metal contact assembly and multiple layer interconnect structure
US4013484A (en) * 1976-02-25 1977-03-22 Intel Corporation High density CMOS process
NL7604986A (nl) * 1976-05-11 1977-11-15 Philips Nv Werkwijze voor het vervaardigen van een halfgeleider- inrichting, en inrichting vervaardigd door toe- passing van de werkwijze.
US4135955A (en) * 1977-09-21 1979-01-23 Harris Corporation Process for fabricating high voltage cmos with self-aligned guard rings utilizing selective diffusion and local oxidation
US4313768A (en) * 1978-04-06 1982-02-02 Harris Corporation Method of fabricating improved radiation hardened self-aligned CMOS having Si doped Al field gate
JPS5529116A (en) * 1978-08-23 1980-03-01 Hitachi Ltd Manufacture of complementary misic
IT1166587B (it) * 1979-01-22 1987-05-05 Ates Componenti Elettron Processo per la fabbricazione di transistori mos complementari ad alta integrazione per tensioni elevate
US4244752A (en) * 1979-03-06 1981-01-13 Burroughs Corporation Single mask method of fabricating complementary integrated circuits
US4272880A (en) * 1979-04-20 1981-06-16 Intel Corporation MOS/SOS Process
US4317273A (en) * 1979-11-13 1982-03-02 Texas Instruments Incorporated Method of making high coupling ratio DMOS electrically programmable ROM
US4282648A (en) * 1980-03-24 1981-08-11 Intel Corporation CMOS process
US4345366A (en) * 1980-10-20 1982-08-24 Ncr Corporation Self-aligned all-n+ polysilicon CMOS process
US4382827A (en) * 1981-04-27 1983-05-10 Ncr Corporation Silicon nitride S/D ion implant mask in CMOS device fabrication
US4385947A (en) * 1981-07-29 1983-05-31 Harris Corporation Method for fabricating CMOS in P substrate with single guard ring using local oxidation
IT1210872B (it) * 1982-04-08 1989-09-29 Ates Componenti Elettron Processo per la fabbricazione di transistori mos complementari in circuiti integrati ad alta densita' per tensioni elevate.

Also Published As

Publication number Publication date
DE3320500A1 (de) 1983-12-15
US4412375A (en) 1983-11-01

Similar Documents

Publication Publication Date Title
JPS5946061A (ja) 相補形金属一酸化膜−半導体（ｃｍｏｓ）集積回路の製造方法
EP0169600A2 (en) Cmos devices and method of manufacturing the same
EP0132009A2 (en) Method of manufacturing a semiconductor device and semiconductor device manufactured by means of the method
US4447290A (en) CMOS Process with unique plasma etching step
JPS5910275A (ja) 竪型絶縁ゲート電界効果トランジスタ装置とその製造方法
JPS6050920A (ja) 半導体装置の製造方法
JPH0775243B2 (ja) 半導体装置の製造方法
JPH05326854A (ja) ＢｉＣＭＯＳ半導体素子の製造方法
JPS60211877A (ja) 半導体装置の製造方法
JPS5917865B2 (ja) ハンドウタイソウチノセイゾウホウホウ
KR970054087A (ko) 반도체 소자의 웰 형성방법
JPS59937A (ja) 半導体装置の製造方法
JP2546651B2 (ja) バイポ−ラトランジスタの製造法
JP2546650B2 (ja) バイポ−ラトランジスタの製造法
JPS62108576A (ja) 半導体装置の製造方法
JPS61207076A (ja) 半導体装置の製造方法
JPS6345865A (ja) 浮遊ゲ−ト型ｍｏｓ半導体装置
JPH06188259A (ja) 半導体装置の製造方法
JPS59105367A (ja) Ｍｏｓ型トランジスタの製造方法
JPS6059749B2 (ja) Ｍｏｓ型半導体装置の製造方法
JPS5834951B2 (ja) 半導体装置の製造方法
JPH0475349A (ja) 半導体装置の製造方法
JPH0590574A (ja) 半導体装置
JPH08274332A (ja) 半導体装置およびその製造方法
JPH0335533A (ja) 半導体装置の製造方法