JPS5943435A - プロセツサ間デ−タ転送方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

発明の技術分野 本発明は、マルチプロセッサ方式におけるプロセッサ聞
データ転送方式に関するものである。 従来技術と問題点 従来、比較的低価格で処理能力が高く高裟能な処理装置
の実現法の１つとして複数のマイクロプロセッサーを何
らかの方法により結合し、負荷分散、機能分散を図った
マルチプロセッサ°システムが知られている。プロセッ
サとしてマイクロプロセッサを使用する場合にはプロセ
ッサ自体が安価なため、プロセッサ間の結合は比較的簡
単な構造で実現されているのが一般的である。その一つ
として、ｔ１′（−のパスに複数のプロセッサを接続す
るマルヂブ０セッサ・システムがｌ凡用されている。 ：ｔ’；、　１図は従来のマルチプロセラ−＋）−シス
テムの一例であり、１は共通バス２，３，４，５及び６
はプロセッサ、７は共通メモリで各プロセッサからのア
クセスが可能であり、８は各プロセッサ間からの１−　
、ｉ＋ｉｊバス使用要求を制御するバス制用３同路、９
はディスクユニット、１０は高速プリンタ、１１は低沫
の人出自装（１パ１．１２は他システムと本装置を結合
ｆろ回１゛、？である。第１図において、ディスクユニ
ット９のデータな高速プリンタ１０に出力するプログラ
ムと低ユ・ト人出力装置１１からのデータを回線１２を
介して仙ンステノ・に支袴ろプログラン・が同時に走行
している場合、ディスクユニット９のデータはプロセッ
サ５により共通メモリ７に転送され、次（−プロセッサ
４（二より共通メモリから高速プリンタ１０に出力され
る。また、低速入出力装置１１からのデータはブロセツ
ーυ−６１＝よ０共通メモリ７に転送され、次にプロセ
ッサ２により１（涌メモリから回線１２＋二出力される
。しかし、ディスクコ−ニット９から高速プリンタ１０
に大量のデータを高速に出力するため、共通バス１は常
時プ・ロセツ→Ｆ４ないし５カーイ屯川中で、プロセッ
サ２．ろあるいは６の上のプログラムはあまり走行でき
ず、プロセッサ２においてはアンダーランの可能性があ
る。このよう（二ある特定プロセッサ間で大量データを
高速に転送すると、共通バスがこれらのプロセッサ（二
専有され、同時に走行しているブＤグラム（−おい℃は
本来の性能が出せない欠点がある。 発明の目的 本発明は−１−述の従来欠点に鑑みてなされたものであ
り、その［」的は、特定プロセッサの支配下にあろロー
カルメモリや入出力装置（目Ｂ７間で、共通パス等シヌ
テノ・の共通資源を専有することなく高１・ｂ　＋高能
率のデータ転送を行なうことができるデータ転送方式を
提供することにある。 発明の実施例 ｊ５″Ｓ２１″／１は本発明の一実施例の（１”Ｗ　Ｉ
Ａブロック図でアル。；η１のローカルバス４４と第２
のローカルバス５４がそれぞれドライバ・レシーバ４５
と５５を介して；ｆＱ、　、ｉ、ｉ’ｊ”ｉパス１と分
離可能に接に！４２されでいる。第１、・、ｌ＋′Ｓ　
２のローカルバス４４　、５４はアドレスバス・ドライ
バ２Ｄと双方向データバス・ドライバ・レシーバ２１，
２２を介して互いに分Ｉｌｌ可能に接続されていイ）。 また、これらローカルバスのデータバス部分はデータ転
送バッファ２５を介して接続されてい２・。アドレスバ
ス・ドライバ２０、双方向データ１のローカルバス４４
には第１のブロセツ・す４２と！ＩＩ、１のローカルメ
モリ４５が接続されると共（二、ブリンク制’１ｉｌｌ
１回路４１を介して高速プリンタ１０が接続され℃いる
。他方、！１１．２のローカル・）長ス５４Ｅｌま第２
のプロセッサ間５２、質′；２のローカルメモリ５６及
びＤＭ’、’Ｌコント「Ｊ−・う５６が；で続されろと
Ｊい二、−ディスク制仰回路５１を介してディスクコ〜
ゴ：ント９カー接続されている。 通′ｊ；）第１．第２のプロセツリ−４２４５２１：ｉ
イー２１．イアＡｔ自己の支配下（二ある第１　、　：
１４ｒＶ　２の［ｌ−カル）くス４４．５４及び第′ｌ
　ｔ’［’ｓ　２のローカルメモリ４５　、５３ぴ）そ
れぞれを使用して独立に動作１−てｔ、；　１，１、ブ
’　ト’！、ｙスバス・ドライバ２０ど双方向データノ
（ス゛ドライ′ゝ−レジ−・バ２１，２２は第１．イＳ
２の［Ｔ−カッ１ツノ（−ス４４．５４をほいに分離し
ている。このような′１７り立”（二ホ５いで、第２の
プロセッサ５２（二おいて５．パ・’５１　（、’）“
１−カルメモリ４３から第２のローカルメモリ５５／＼
ガーク転送を行なう必要を生じたち（リノニーする１、
４’ｇ　２のブＩＪセツリー：）２は、ＤＭＡ　＝ｔセ
ット７−ラ５６（二、第１．第２のローカル５ノモリ４
６，５うＬの１！１云送囲始先頭アドレスや十五送デー
タ長等１）ＭＡ　ｌ！ｌ、−Ｅ送（二必要なデータなセ
ットしたのしＤル（Ａコー／　ｉ−（１、−、−ラ５６
を起動し、これと８１１段して、］（ス接続制Ｗｌｌ１
回路２４に・°ｊ３７’ｃる転送方向指：’１　’；Ｌ
Ａ子Ω１０に”１”をセットすり２．ノＩ己・１ｊ１１
され／、＝ｉ）Ａｆ、４コン士ローク５６は、第１．第
′２のブ「Ｊセッサ４２　＋　５２に連なるホールドリ
クエスト（、−ｉ−号ａ’Ｔｈ）２３上にパ１″を出力
する。これに応答しＣｊ’Ｓ　′ＩＨパ４′３２のプロ
セッサ４２と５２の双方がそれぞれの、ｊ・　ルドＡＣ
Ｋ信号線２４１と２４２上に°゛１″を出力−ツろにと
（二、１、リホール・ド１人態、１＝なわし２４０．第
２のブ

【ｌ（゛ツザによる対応のローカルバスの使用が
メ、−１１′＋ｔ゛されＺ］状態になる。 −［記）」、−ル・ド、’、Ｃ，に信号に応ハ、して、
１ノＭＡコントＵ　−、Ｈノ５６は、・１７．１のロー
カルメモリ４５の読出し１、ｉ７Ｊ　Ｍｉｄ？　先’）
貝アドレスを弗２のローカルバス５４　Ｊ：、　に出力
可ると」１、に、シー１′イイ・−ソノフイ１１号線２
４６上に１゛を出力する。このリ−トイイ・−ブルイｔ
１号線２４６十、の゛′１″１゛、ツインドラ・イバ２
２２を経て？ｊ＋Ｊ１のビー　カッ明）ｒ　％　リ４３
に伝達されると共に、パス接フ゛１冒１．１１畜、１１
回１〔・・Ｌ２４にも伝達される。バス接続１ｉ１１イ
１１１１回ｈ’ｌ？＋　２・１は・（５６：×１拍のｉ
ｆ４　ｉ戊となつＣおり、シー１′イイ・−ブＡ・１．
１弓氾“、ｙ２，４３上の゛′１°′出力は転送方間指
定端子３１０１：　ＵＴ）　”Ｉ　’　出力と共ＣＡＮ
Ｉ）　回ｈ’３６１　（７）　出力Ｙ″１”に反転させ
る。ごのＡＮＩ）回路６１の′１”出力はＯＲ回路６２
　、イ１Ａ号線Ｃを経てアドレスバス・ドライバ２０を
起動する。これによってこれまで分離されていた第１．
第２のローカルバス４４と５４のアドレスバス部分カ接
１１１Ｈされ、ＤＭＡコントｒ１１−ラ５６から第２の
Ｖｌ−カルバス５４上に乗せられた読出し開始先頭アド
レスが第１のローカルバス４４を経て第１のローカルメ
モリ４３に通知される。このとき、第６図のＡＮＩ）回
路６１０パ１”出力は、信号線Ｂを介して双方向データ
バス・ドライバ・レシーバ２１を、倉３１のローカルバ
ス４４からデータ４房１入バツフア２５へのデータ転送
をｆｆ−容する向きに接続する。 ｌｒお、ｉ）Ｍ　Ａコントローラ５６が第２のし！−カ
ルパス５４上に出力した読出し開始先頭アドレスは、第
６図のＡＮＤ回路６０の出力幅）子に沖なる伯−弓一線
Ａ上（二゛１”イハ弓が存在・せず従って双方向ライン
トライバ５７は閉塞されていないため、第２のロー力、
ｌレノモリ５ろ（−もＪ山知される。し力）し、苦１．
；子６１１はＭｏ　Ｉ＋のためライントライバ５９が起
動されておらず、また、ライトイネーブル信号線２４４
上に“１′信号が出力されていないので、第２のローカ
ルメモリ５６は動作しない。従って、第１．弔２のロー
カルメモ！Ｊ　４３　、５３のアドレス空間が同一空間
に割当てられていても第１のローカルメモリ４′５のみ
が読出し１動作を・開始することになる。 第１のローカルメモリ４３から第１のローカルバス４４
−ヒに読出された所定語数のデータが、双方向データバ
ス・ドライバ・レシーバ２１を経（データ転送バッファ
２５に転送される。このデータ転送すなわち読出しが終
了すると、Ｉ）ＭＡコントローラ５６は、リードイネー
ブル信号線２４６上の“１′”出力苓ゾｉ、＋＋に立下
げて第６図のＡＮＩ）回路６１とＯＲ回路６２の出力を
０”に反転させ、第１のＬ７−カルバス４４のデータパ
ス部分とデータ転ｊ；／バッファ２５、さらに第１．第
２のローカルバスのアドレスバス部分を分離する、引続
きＤＡ４Ａコンｌ−ｒｌ・−ラ５６ハ、ホー　ルドリセ
ット信号線２６上（二“１“′を出力すること（二より
、第１のプロセッサ４２のホールド状態を解除イろ。ホ
ールド状態が解除゛さ凡た弔１のブロセツ−！ｌ−４２
は、第２のローカルバス５４がら分離された第１のロー
カルバス４４をイ吏用してローカル的なデータ処理を再
開する。 この後、Ｉ）ＭＡコントローラ５６ば、第２のｃｒ　−
カルメモリ５３ｉ−おける吉込み開始先頭アドレスを第
２のローカルバス５４上に出力すると共に、ライトイネ
ーブル信号線２４４上（二“１”を出力する。 このライトイネーブル信号は、ライントライバ５８を経
て第２のローカルメモリ５３に通知されると共に、バス
接続制御回路２４内のＡＮＤ回路６１２の出力を“′１
”に立上げ、信号線Ｅを経て双方向データバス・ドライ
バー・レシーバ２２を駆動してデータ転送バッファ２５
からｉ２のローカルバス５４へのデータ［転送を可能に
する。ライトイ不−ブルイ１ｊ号を′受けた第２のロー
カルメモリ５６は、データ′転送バッファ２５に格納さ
れているデータを書込み開始先頭アドレス以降に１１）
込む。この間、イ１１号線Ａ−ヒには１”信号が存在し
ないので双方向ライントライバ５７は閉塞されておらず
、またライトイネーブル信号線２４・１土の信号は、ラ
イントライバ２２１が起動されていないため、第１のロ
ーカルメモ９４０には１ｊ３　Ｊｌされない。第２のロ
ーカルメモリ５３に対するデータの書込みが終了すると
、ＤＭＡコントローラ５６は、ライトイネーブル信号を
ｌｌ０Ｉ＋、二立下げ、転送方向指定端子３１０にセッ
トした“１”を“０″に立下げ、さらに信号線２７上に
汁−ルトリセット信号を出力することにより第２のプロ
セッサ５２０ホールド状態を解除する。第２のプロセッ
サ５２は、り１，２のローカルバスを使用してローカル
的なデータ処理を４′Ｉｊ開する。なお、ライトイネー
ブル信号を立下げた時点で信号線Ｅ上の信号は０″にな
り、第２のローカルバス５４はデータ転送バッファ２５
から分離される。 第２のローカルメモリ５３から第１のローカルメモリ４
３ヘデータを転送する場合も、転送方向指定端子５１０
に代って６１１（二“１゛′がセットされることを除き
、上述した転送動作と同様の動作が行なわれる。すなわ
ち、Ｉ）ＭＡコントローラ５６は、第２のプロセッサ５
２（二よって起動され、信号線２４３上にリードイネー
ブル信号を出力する。このリードイイ・−プル信号は、
転送方向指定端子６１１の“′１″信号によって起動さ
れているライントライバ５９　’ｘ介して５４２の口、
−カルメモリ５３（二通知されると共に、バス接続制御
回路２４内のＡＮＤ回路６０２の出力を“１”に立上げ
信号線りを介して双方向データバス・ドライバ・レシー
バ２２を起動し、第２のローカルバス５４のデータバス
部分からデータ転送バッファ２５へのデータ転送を可能
にする。第２のローカルメモリ５３からデータ転送バッ
ファ２５へのゲータ転送が終了すると、信号線２４′５
上のり一ドイネーブル信号が立下げられ第２のＪＴ７−
カルバス５４のデータバス部分はデータ転送バッファ２
５から分離される。引続き、信号線２７上のホールドリ
セット信号により第２のプロセッサ５２のホールド状態
が解除される。 次にＤＭＡコントローラ５６は、イ菖号線２４４Ｊ１＋
ニライトイネーブル信号を出力する１、このライトイネ
ーブル信号はライントライバ２２１を介し′１：第１の
ローカルメモリ４ろに通知されると共に、バス接続制御
［ｆＩ回路２４内のＡＮＤ回路６０の出力なパ１″に立
上げ、信号線Ａを介して双方向データバス・ドライバ・
レシーバ２１を起動し、データ転送バッファ２５から第
１のローカルバス４４のデータバス部分へのデータ転送
を可１↑トに゛する。このときＡＮＤ回路６０の１”出
力は、バス接続料？ｔｌ１１回路２４内のＯＲ回路６２
、信号線Ｃを介してアドレスドライバ２０を起動すると
共に、信号線Ａを介して直接双方向ライントライバ５７
を閉塞する。引続いてＤＭＡコントローラ５６が出力し
た転送開始アドレスはライントライバ２０を介して第１
のメモリ４６に取込まれるが、双方向ライントライバ５
７が閉塞されているため第２のプロセッサ５２のローカ
ル処理（＝支１！ｊｊｉを及ぼさない。第１のローカル
メモリ４５はデータ転送バツソア２５のデータを転送開
始先順アドレス以降にμ十込む。１）ＭＡコントローラ
５６は、信号線２６を介して第１のブロセツづ・４２に
ホールトリ（７ツト信号を通知し、信号線２４４、−１
．：のライトイネーブル信号を立下げ、さらに転送方向
指定端子３１１　、、ｈの信号を立下げる。これによっ
て、第１のローカルバス４４のデータバス部分とデータ
’ｋ　、Ｔ２ζバッファ２５、また第１．第２のローカ
ルバスのアドレスバス部分が互いに分離され、第１のプ
ロセッサ４２は第１のローカルバス４４を使用してロー
カル処理を再開する。 第４図は本発明の他の実施例の構成ブロック図であり、
第１のローカルバス４４に接続された第１のローカルメ
モリ４３又は高速プリンタ１０と、第２のローカルバス
５Ａに接続された第２のローカルメモリ５６又はディス
クユニット？相互間で、これらローカルバス４４　、５
４及びデータ転送バッファ２５を介してＤＡ（Ａ転送を
行なえるようにしたものである。第７４図中、第２図と
同一の参照符号を付した要素は第２図に関し既に説明し
たものと同一の要素である。本実施例ではＩ）ＭＡコン
トローラ５６からプリンタ制御回路４１、ディスク制御
回路５１のそれぞれ（二連なるυ−トイネーブル信号線
２４５及びライトイイ・−グル信号線２４６並びにこ八
ら潴号線を選択的（二尋通せしめるためのライントライ
バ２２５　、２２４　、６３及び６４が追加されている
。これら各ライントライバは転送方向指定端子３１０　
、３１１に連なる信号線α、β（二よって制御される。 本実ｊ／１「例では第１．第２のローカルメモリ４３゜
５５（目ＬＴ間のデータ転送は上述した第２図示の実）
／ＩＦ例と全く同一の手順で行なわれる１、また入出力
安置（ディヌクユニット９又は不°；速プリンタ１０　
）のそれぞＡ］、と第１のローカルメモ！Ｉ４３又は第
２のＬ丁−カルメモ９５、ろ４１１１互聞のデータ転送
は、それぞれディスク制御回路５１又はプリンタ制御回
路４１を介して行なわれる点及び入出力装置（ディスク
ユニット９又は高速プリンタ１０）に対してはアドレス
仁−汁を】［Ｔ１知する必要がない点（ローカルメモリ
相方゛間のデータ転送との整合上オールゼロのアドレス
（ｉ、ｉしＩＥニーを出力してもよい）を除き、第２図
示の実施１例と［ｈｌ−の動作を行なう構成であるから
、が終了し第２のプロセッサ５２が「７−カル処理を開
始しまたのちにおいても、ＤＭＡコントローラ５６から
弔２のバス５４と第１のバス４４を介して第２のメモリ
Ａ３に町込み開始光リアドレスを転送できるよう（二、
第１．第２のローカルバスのアドレスバス部分を完全（
―は分離せず、かつこの摺込み開始先頭アドレスが第２
のプロセッサ５２のローカル処理を妨害ｌ、ないように
双方向ライントライバ５７を設けたが、これに代えて種
々の均等的な構成を採用することができる。例えば、デ
ータ転送バッファ２５と同様のアドレスバッファをアド
レスバス部分に付加し、ＤＭＡコントローラ５６からの
書込み開始先頭アドレスをこのアドレスバッファに−は
格納したのち、アドレスバス部分を含めて第１゜第２の
ローカルバスを完全に分離して読出Ｉ７側のプロセッサ
のボールド状態を解除する構成、ある１）はＤＭＡコン
トローラ５６と第１のローカルメモリ４６間を専用のア
ドレス信号線で直結し、読出しの終了と共にアドレスバ
ス部分も含めて第１．第２のローカルバスを完全に分離
する構成とすることもできる。 発明の効果 以上詳細に説明したように、本発明は、特定のプロセツ
ヅ−Ｕ″４１を専用のローカルバスで分離可能に接続す
る構成であるから、共通バスや共通メモリ雪システムの
共通資源が専有されず、従ってマルチプロセッサ・シス
テム全体の動作効率を高めることができる。 また汎用のＤＭＡ転送を併用する構成であるから１、多
、ｔのデータを高速に転送することができる。 さらに、ローカルバス間にデータ転送バッファを設けて
、読出しに関与した側のローカルバスな、読出し終了後
書込み終了を待たず直ちにデータ転送バッファと分離し
続出し側のプロセッサによるローカル処理を開始させる
構成であるから、ローカル処理の中断時間を極めて短か
くできるという利点がある。

【図面の簡単な説明】

第１図は従来のマルチプロセッサ・システムの一例のブ
「Ｊツク図、第２図及び第６図は本発明の一実施例のブ
ロック図、第４図は本発明の他の実施例のブロック図で
ある。 １・・・共通パス、９・・・ディスクユニット、１Ｄ・
・・高速プリンタ、２０・・・アドレスバス・ドライバ
、２１．２２・・・双方向データバス・ドライバ°レシ
ーバ・２４・・・バス接続制御回路、２５・・・データ
転送バッファ、４１・・・第１のプリッタ制御回路、４
２・・・第１のプロセッサ、４３・・・第１のローカル
メモリ、４４・・・第１のローカルバス、５１・・・デ
ィスク制御回路、５２・・・第２のプロセッサ、５３・
・・第２のローカルメモリ、５４・・・第２のローカル
バス、５６・・・ＤＭＡコントローラ。 特許出願人　日本電信電話公社

Claims (1)

1. 【特許請求の範囲】 共］１ｈパスを介して相互接続された複数のプロセッサ
   を備えたマルチプロセッサ・システム（二おＩＪｌで、 共通バスと分離可能にかつデータ転送）（ソファを介し
   Ｃ相互に分離１可能に接続された第１．第２の「Ｊ−カ
   ルパス、第１のローカル）（ス（二接続さオｔた第１の
   プロセッサ及び第１のローカルメモリ又は入出力装置、
   第２のローカル〕くス（二接続された２７Ｓ　２のブト
   １セツサ及び第２のローカルシメモリ又νま入出力装置
   Ｉ”’？並びに第１．第２の［フーカ）Ｈ７％スの一方
   又は双方（二接続されたＤＭＡ制御装置を備え、弔１．
   ｉ’、２のプロセッサの一方Ｃ二よって起動す第１たｌ
   ）ＭＡ　ｉｉｉ’ｌ　ＩＭＩ’装置は、第１．第２のプ
   ロセッサをそれぞれ第１．′２のローカルパスの使用を
   禁止するホールドし、 第１のローカルパスを前記データ転送バッファ仲接続し
   第１のメモリ又は入出力装置から１１３１のローカルパ
   スを介して前記データ転送バッファへ転送データの続出
   しを行なわせ、 該読出しの終了後節１のローカルパスを前記データ転送
   バッファから分離したのち第１のプロセッサのボールド
   状態を解除し、 第２のローカルパスな前記データ転送バッファに接続し
   該データ転送バッファから第２のローカルパスな介して
   第２のメモリ又は入出力装置へ転送データの書込みを行
   なわせ、 該書込み終了後＄２のローカルパスな前記データ転送バ
   ッファから分離したのち第２のプロセッサのホールド状
   態を解除することを特徴とするプロセッサ間データ転送
   方式。