JPS5942332B2 - プログラムロ−ド方式 - Google Patents

プログラムロ−ド方式

Info

Publication number
JPS5942332B2
JPS5942332B2 JP52058445A JP5844577A JPS5942332B2 JP S5942332 B2 JPS5942332 B2 JP S5942332B2 JP 52058445 A JP52058445 A JP 52058445A JP 5844577 A JP5844577 A JP 5844577A JP S5942332 B2 JPS5942332 B2 JP S5942332B2
Authority
JP
Japan
Prior art keywords
program
block
load
loading
loaded
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP52058445A
Other languages
English (en)
Other versions
JPS53142839A (en
Inventor
吉弘 日比野
静雄 野村
実 福富
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP52058445A priority Critical patent/JPS5942332B2/ja
Publication of JPS53142839A publication Critical patent/JPS53142839A/ja
Publication of JPS5942332B2 publication Critical patent/JPS5942332B2/ja
Expired legal-status Critical Current

Links

Description

【発明の詳細な説明】 この発明は、インテリジェント端末またはプログラムデ
ータ処理装置のプログラムロード方式に関する。
従来、ローダは、1定のアドレスから外部スイッチ又は
電源投入の起動によつてのみ動作し、その終了条件のみ
を、プログラムロード媒体中にある指示に従つて判定し
ていた。この場合には、媒体中の情報として格納番地の
情報がないので、プログラムエリアの修正が不可能であ
つた。またいくつもの分散するエリア即ち不連続なエリ
アヘのプログラムの格納も出来なかつた。したがつてこ
の発明の目的は、実行プログラムの修正を容易にすると
共に任意のメモリの空きエリアヘ追加プログラム又は、
追加のデータを配置させ、さらに1つのプログラムが終
了したときローダを起動して別のプログラムをロードす
ることによつて、異なる動作を自動的に実行できるよう
にするプログラムロード方式を提供することにある。
以下、この発明の望ましい実施例について図面を参照し
て詳細に説明する。
第1図は、この発明に係るローダ回路を含むデータ処理
装置の基本構成を示すブロック図である。
ロード媒体装置1は例えばフロッピーディスク装置であ
り、ロード媒体はフロッピーディスクである。先ず電源
投入後直ちに、又はロードキー押下によりプログラム処
理装置3は、ローダ回路2を起動し、ロード媒体装置1
からブロックバッファ5を通じてメモリ装置4へプログ
ラムデータをロードする様に働らく。
この場合、ロード媒体の1ブロックには第2図に示す様
な形式でデータが入っており、最初の1キャラクタiは
ロードインジケータであり、その内容に従つて第3図に
示す機能を与える。次の1キャラクタlはロードすべき
データ長、即ち最大124キャラクタのロードキャラク
タ数を与える。次の2キャラクタaはそのブロックのデ
ータを格納する開始アドレスを与え、最後のキャラクタ
ブロックdはロード内容を与える。ローダ回路2は、1
ブロック毎にロード媒体装置1におけるロード媒体の内
容をブロックバッファ5へ読取り、ロードインジケータ
を解釈してロードインジケータiがL,.C又はブラン
クキヤラクタのときそのキャラクタプロツクdを、キャ
ラクタaで指示された格納アドレスから順にキヤラクタ
lで示されるキャラクタ数だけメモリ装置4へ転送(ロ
ード)する。また、ロードインジケータiが%であると
きは、そのプロツクはロードしないで次のプロツクをメ
モリ媒体から読取る。
更にロードインジケータiが?であるときは、そのプロ
ツクをロードせずロードを終了し、プログラム処理装置
3へ終了を知らせる。
プログラム処理装置3は、ロード終了を検出すると、あ
らかじめ定められた番地にある命令から解釈実行を始め
る。また、プロツクバツフア5としてメモリ装置4の一
部を利用する場合も同じである。第4図は第1図につい
てローダ回路の詳しい実施例を示すプロツク図である。
起動ライン15は、プログラム処理装置3の電源投入又
は、プログラム処理装置3にある操作者キー信号によつ
て起動されると共に、重要な点は、ロードされたプログ
ラムの1つの命令によつて起動される。
ロード制御部12はライン16を通じて、読取器6を作
動させ、ロード媒体装置1からライン23を通じてプロ
ツクバツフア5へ1プロツク分のデータを読取る。読取
の終了は読取器6がライン21を通じてバツフア読取回
路9に知らせ、バツフア読取回路9は、第1キヤラクタ
をレジスタ10へ送る。
レジスタ10の値は、デコーダ8によつて、ライン20
の信号に応動して解読され、ロードインジケータiが%
のときは、ライン18を通じて次のプロツクの読取りを
要求する。ロードインジケータiがL又はC又はブラン
クのときはライン24を通じての信号でロード制御部1
2を駆動し、この場合は次の様に動作する。まず、プロ
ツクバツフア5から次のキヤラクタlを読取り、カウン
タ11に入れる。
更に、次のキヤラクタaをプロツクバツフア5から読取
りアドレスレジスタ14に入れる。その後は、カウンタ
11を減算しつつアドレスレジスタ14の示すメモリ装
置4の番地にプロツクバツフア5からバツフア読取回路
9、書込レジスタ13、バスライン22を通じてロード
プロツクdを書込む。この際、プロツクdの1キラクタ
をプロツクバツフア5からメモリ装置4に書込む毎に、
カウンタ11は減算され、アドレスレジスタ14は1つ
づつアドレスを増す。カウンタ11の値がOになると、
ロード制御部12はメモリ装置4への書込みを止めて、
次のプロツクをメモリ媒体装置1から読む様にライン1
6により読取器6に指示する。次に、ロードインジケー
タiが?であるとデコーダ8で解読され、ライン19に
より終了を指示し、終了指示部7を通じてプログラム処
理装置3に終了が知らされる。次に、この発明のプログ
ラムロード方式を採ることによる効果について説明する
まず第1に、1つのプログラムが、第5図aの如く出来
ている場合、これを修正するのに、100番地から10
キヤラクタ分訂正しようとするには、第5図aの最終プ
ロツクのロードインジケータ?を%に変え、次のプロツ
クに第5図bの形式のデータと、その次のプロツクにロ
ードインジケータ?をもつプロツクを追加するだけで良
い。
これに準じてオーバレイの手法も同様に使用できること
が判る。また、この発明のプログラムロード方式を利用
すれば、メーカが提供するオペレーシヨンシステム(0
S)と、ユーザが作成したプログラムを、1回のロード
で実行可能な様に併合することが出来る。
又、分散した複数個の連続エリア−別々のプログラムを
格納することも可能である。
更に、ロードインジケータ冬で示されるプロツクがロー
ドされない情報になり得ることを利用して、プログラム
名や、版数或いはカタログ情報を格納しておくことも可
能である。
これによつて、カタログロードの為のプログラムが容易
に作成できる。すなわち、カタログロードのプログラム
は、この発明のローダ回路によつてロード後、ローダ回
路を再び起動することなく、直接データを読み取ること
によつて、ロードインジケータ*のプロツクのみを読取
り、プログラム名を操作者に判る様表示し、ロードが必
要なプログラムまで読飛ばすことが出来る。ロードが必
要なプログラムに位置したならば、そこで本ローダ回路
を駆動する。
【図面の簡単な説明】
第1図は、この発明のプログラムロード方式が実行され
るローダ回路を含むデータ処理装置の基本構成を示すプ
ロツク図、第2図は、この発明のプログラムロード方式
に用いられる1プロツクキヤラクタを示す説明図、第3
図は、ロードインジケータの符号及び内容を示す説明図
、第4図は、この発明のプログラムロード方式が実行さ
れる第1図のデータ処理装置についてローダ回路の詳細
をもつて表すプロツク図、第5図は、この発明のプログ
ラムロード方式によるプログラム修正の1例を示す説明
図である。 1・・・・・・ロード媒体装置、2・・・・・・ローダ
回路、3・・・・・・プログラム処理装置、4・・・・
・・メモリ装置、5・・・・・・プロツクバツフア、6
・・・・・・読取器、7・・・・・・終了指示部、8・
・・・・・デコーダ、9・・・・・・バッフア読取回路
、10・・・・・・レジスタ、11・・・・・・カウン
タ、12・・・・・・ロード制御部、13・・・・−・
書込みレジスタ、14・・・・・・アドレスレジスタ、
15,16,17,18,19,20,21・・・・・
・ライン(制御信号用)、22,23・・・・・・バス
ライン。

Claims (1)

    【特許請求の範囲】
  1. 1 外部記憶媒体から読込まれるプログラムの制御の下
    で動作するデータ処理装置のプログラムロード方式にお
    いて、媒体上の1ブロック毎にロード指示、読みとばし
    、ロード終了を示すインデイケータと、ロードすべきデ
    ータ長と、ロードを開始するアドレス情報と、ロード内
    容をもち、これら情報に従つて動作するローダ回路と、
    ロードされたプログラムにより該ローダ回路の起動をす
    る手段とから成り、ブロック毎にロードすることを特徴
    とするプログラムロード方式。
JP52058445A 1977-05-19 1977-05-19 プログラムロ−ド方式 Expired JPS5942332B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP52058445A JPS5942332B2 (ja) 1977-05-19 1977-05-19 プログラムロ−ド方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP52058445A JPS5942332B2 (ja) 1977-05-19 1977-05-19 プログラムロ−ド方式

Publications (2)

Publication Number Publication Date
JPS53142839A JPS53142839A (en) 1978-12-12
JPS5942332B2 true JPS5942332B2 (ja) 1984-10-15

Family

ID=13084592

Family Applications (1)

Application Number Title Priority Date Filing Date
JP52058445A Expired JPS5942332B2 (ja) 1977-05-19 1977-05-19 プログラムロ−ド方式

Country Status (1)

Country Link
JP (1) JPS5942332B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5851341A (ja) * 1981-09-24 1983-03-26 Fujitsu Ltd システム構成表示方式
JPS58112118A (ja) * 1981-12-25 1983-07-04 Fujitsu Ltd プログラムロ−デイング処理方式
JPS58114218A (ja) * 1981-12-28 1983-07-07 Fujitsu Ltd プログラム・ロ−デイング方式
JPS59168528A (ja) * 1983-03-16 1984-09-22 Nippon Telegr & Teleph Corp <Ntt> イニシヤル・プログラム・ロ−ド方式

Also Published As

Publication number Publication date
JPS53142839A (en) 1978-12-12

Similar Documents

Publication Publication Date Title
JPS5942332B2 (ja) プログラムロ−ド方式
JPS6122817B2 (ja)
KR100223844B1 (ko) 옵션 자동 설정 회로
JP3594495B2 (ja) 制御装置
JPS6020769B2 (ja) マイクロプログラム制御方式
JP2808761B2 (ja) データ処理システムのコマンド制御方式
JPH0561659B2 (ja)
JP2511544B2 (ja) システム定義変更方式
JPS62187942A (ja) デバツグ制御処理方式
JPS59186048A (ja) マイクロプログラム制御方式
JPS6037937B2 (ja) イニシャル・プログラム・ロ−ディング方式
JPS628235A (ja) 動作履歴記憶装置
JPS62272815A (ja) デイジタル形保護継電装置
JPS6046747B2 (ja) 初期プログラム読込方式
JPH02236754A (ja) 情報処理装置
JPH05197596A (ja) トレーサ
JPH0570864B2 (ja)
JPS6252332B2 (ja)
JPH0158522B2 (ja)
JPH02189424A (ja) 測定装置
JPH1153488A (ja) 画像システム制御装置
JPS61220050A (ja) 情報処理装置
JPS58164041U (ja) デ−タ処理装置暴走検出装置
JPS62151932A (ja) マイクロプログラム制御式デ−タ処理装置
JPS63244133A (ja) 制御プログラムの格納方式