JPS594121A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS594121A JPS594121A JP11503882A JP11503882A JPS594121A JP S594121 A JPS594121 A JP S594121A JP 11503882 A JP11503882 A JP 11503882A JP 11503882 A JP11503882 A JP 11503882A JP S594121 A JPS594121 A JP S594121A
- Authority
- JP
- Japan
- Prior art keywords
- oxide film
- substrate
- silicon oxide
- silicon
- silicon substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
この発明は半導体装置、％にシリコン基板とアルミ配線
とのコンタクト構造を有する半導体装置に関する。
とのコンタクト構造を有する半導体装置に関する。
従来この種の装置例として、ＭＯ８型半導体集積回路装
置の構成を第１図（ａ） 、 （ｂ）に示す。これらの
各図は、同装置の構成を工８順に示したもので、まず同
図（ａ）の工うに、シリコン基板（１）上に寄生チャネ
ルを防Ｉトするため比較的厚い酸化シリコン膜（２）を
形成させたのち、図では切断部の違いで表示されていな
いが周知のようにゲート絶縁膜となる比較的薄い酸化シ
リコン膜、およびゲート電極となる多結晶シリコン膜を
形成しへかつ基板とは反対導を型の不純物拡散層（３）
を形成する。ついで同図（ｂ）のように層間絶縁膜とな
る比較的厚い酸化シリコン膜（４）を形成した上で、こ
の膜（４）を選択的にエツチング除去して、前記した多
結晶シリコン膜と不純物拡散層（３）どを接続するだめ
の窓開は部（６）を開口し、かつこの窓開は部（６）を
通してアルミ配線（５）による接続を行なうのでおる。
置の構成を第１図（ａ） 、 （ｂ）に示す。これらの
各図は、同装置の構成を工８順に示したもので、まず同
図（ａ）の工うに、シリコン基板（１）上に寄生チャネ
ルを防Ｉトするため比較的厚い酸化シリコン膜（２）を
形成させたのち、図では切断部の違いで表示されていな
いが周知のようにゲート絶縁膜となる比較的薄い酸化シ
リコン膜、およびゲート電極となる多結晶シリコン膜を
形成しへかつ基板とは反対導を型の不純物拡散層（３）
を形成する。ついで同図（ｂ）のように層間絶縁膜とな
る比較的厚い酸化シリコン膜（４）を形成した上で、こ
の膜（４）を選択的にエツチング除去して、前記した多
結晶シリコン膜と不純物拡散層（３）どを接続するだめ
の窓開は部（６）を開口し、かつこの窓開は部（６）を
通してアルミ配線（５）による接続を行なうのでおる。
しかし乍らこのように構成される従来のＭＯ８型半導体
４Ｊｋ積回路装置にあっては、層間絶縁膜となる比較的
厚い酸化シリコン膜（４）に窓開は部（６）を開口させ
る際に、寄生チャネル防止用の比較的厚い酸化シリコン
膜（２）の領域、およびチャネル領域以外はすべてシリ
コン基板（１）と反対導電型の不純物拡散層（３）が形
成されているために、ＰＮ接合を通してでないどアルミ
配線（５）とシリコン基板（１）との接続ができないと
いう不都合があった。
４Ｊｋ積回路装置にあっては、層間絶縁膜となる比較的
厚い酸化シリコン膜（４）に窓開は部（６）を開口させ
る際に、寄生チャネル防止用の比較的厚い酸化シリコン
膜（２）の領域、およびチャネル領域以外はすべてシリ
コン基板（１）と反対導電型の不純物拡散層（３）が形
成されているために、ＰＮ接合を通してでないどアルミ
配線（５）とシリコン基板（１）との接続ができないと
いう不都合があった。
この発明は従来のこのような欠点にＳみ、不純物拡散層
の少なくとも一部をエツチング除去し、シリコン基板を
露出させてアルミ配線を施すことにより、同一シリコン
基板上にあって、シリコン基板と不純物拡散層とアルミ
配線との接続、もしくはシリコン基板とアルミ配線との
接続を得られるようにしたものである。
の少なくとも一部をエツチング除去し、シリコン基板を
露出させてアルミ配線を施すことにより、同一シリコン
基板上にあって、シリコン基板と不純物拡散層とアルミ
配線との接続、もしくはシリコン基板とアルミ配線との
接続を得られるようにしたものである。
以下、この発明装置の実施例につき、第２図（ａ）。
（ｂ）および第３図を参照して詳細に説明する。
第２図（ａ） 、 （ｂ）は一実施例を示しており、こ
の実施例ではまず前記従来例と同様に、シリコン基板（
１）上に寄生チャネル防止用の比較的厚い酸化シリコン
膜（２）を形成させ、かつ図示しないゲート絶縁膜とな
る比較的薄い酸化シリコン膜、およびゲート電極となる
多結晶シリコン膜を形成させたのち、写真製版技術によ
りシリコン基板（１）の不純物拡散領域該当部を、ホト
レジスト（７）をマスクにして同基板（１）が露出する
までエツチング除去しく同図（ａ））、ついで層間絶縁
膜となる比較的厚い酸化シリコン膜（４）を形成し、か
つこれに窓開は部（６）を開口させてから、この窓開は
部（６）を通してシリコン基板（１）に直接アルミ配線
（５）を接続させるのである。
の実施例ではまず前記従来例と同様に、シリコン基板（
１）上に寄生チャネル防止用の比較的厚い酸化シリコン
膜（２）を形成させ、かつ図示しないゲート絶縁膜とな
る比較的薄い酸化シリコン膜、およびゲート電極となる
多結晶シリコン膜を形成させたのち、写真製版技術によ
りシリコン基板（１）の不純物拡散領域該当部を、ホト
レジスト（７）をマスクにして同基板（１）が露出する
までエツチング除去しく同図（ａ））、ついで層間絶縁
膜となる比較的厚い酸化シリコン膜（４）を形成し、か
つこれに窓開は部（６）を開口させてから、この窓開は
部（６）を通してシリコン基板（１）に直接アルミ配線
（５）を接続させるのである。
なおここで前記層間絶縁膜となる比較的厚い酸化シリコ
ン膜（４）中に、基板（１）とは反対導電型の不純物を
含む場合には、同酸化シリコン膜（４）の形成に先立っ
て熱酸化シリコン膜を形成させるようにし、これによっ
て同酸化シリコン膜（４）から基板（１）への不純物拡
散を阻止する必要がある。
ン膜（４）中に、基板（１）とは反対導電型の不純物を
含む場合には、同酸化シリコン膜（４）の形成に先立っ
て熱酸化シリコン膜を形成させるようにし、これによっ
て同酸化シリコン膜（４）から基板（１）への不純物拡
散を阻止する必要がある。
また前記第２図（ａ） 、 （ｂ）実施例においては、
前記不純物拡散領域該当部のすべてをエツチング除去す
る場合について述べたが、同領域となる前記不純物拡散
層（３）がシリコン基板（１）と常に同電位で使用され
る場合には、第３図実施例に示すように、この不純物拡
散層（３）の一部に窓開は部（６）を開口させて基板（
１）を露出し、これらのシリコン基板（１）と不純物拡
散層（３）とにアルミ配線（５）を接続させてもよく、
前記実施例と同様の作用効果が得られる。
前記不純物拡散領域該当部のすべてをエツチング除去す
る場合について述べたが、同領域となる前記不純物拡散
層（３）がシリコン基板（１）と常に同電位で使用され
る場合には、第３図実施例に示すように、この不純物拡
散層（３）の一部に窓開は部（６）を開口させて基板（
１）を露出し、これらのシリコン基板（１）と不純物拡
散層（３）とにアルミ配線（５）を接続させてもよく、
前記実施例と同様の作用効果が得られる。
さらにまた、不純物濃度が比較的少ないシリコン基板を
使用する場合には、前記第１図（ａ）のようにシリコン
基板を露出させたのち、イオン注入技術によりこのシリ
コン基板に同一導電型の不純物を注入して、アルミ配線
との接続抵抗を小さくしてもよい。
使用する場合には、前記第１図（ａ）のようにシリコン
基板を露出させたのち、イオン注入技術によりこのシリ
コン基板に同一導電型の不純物を注入して、アルミ配線
との接続抵抗を小さくしてもよい。
以上詳述したようにこの発明によれば、シリコン基板に
対しＰＮ接合を通さず直接アルミ配線を接続させたから
、この種のＭＯ８型半導体集積回路装置の動作時に発生
するエレクトロン、ホールなどを迅速に吸収できて、シ
リコン基板の電位変動を少なくし得る特長がある。
対しＰＮ接合を通さず直接アルミ配線を接続させたから
、この種のＭＯ８型半導体集積回路装置の動作時に発生
するエレクトロン、ホールなどを迅速に吸収できて、シ
リコン基板の電位変動を少なくし得る特長がある。
第１図（ａ） 、 （ｂ）は従来例による半導体装置の
構成を工程順に示す断面図、第２図（ａ） 、 （ｂ）
はこの発明の一実施例による半導体装置の構成を工程順
に示す断面図、第３図は同上他の実施例による半導体装
置の構成を示す断面図である。 （１）・・・・シリコン基板、（２）・・・・酸化シリ
コン膜（素子間分離用酸化シリコン膜）、（３）・・・
・不純物拡散層、（４）・・・・酸化シリコン膜（層間
絶縁用酸化シリコン膜）、（５）・・・・窓開は部、（
６）・・・・アルミ配線、（７）・・・・ホトレジスト
。 代 理 人 葛 野 信 −手続補正書（
自発） 特許庁長官殿 １、事件の表示 特願昭 ５７−１１５０３８号
２、発明の名称 半導体装置 ゛３．補正をする者 ５、補正の対象 明細書の発明の詳細な説明の欄 ６、補正の内容 （１）明細書第３頁第１６行の「多結晶シリコン膜を形
成させたのち、」を次の文のとおり補正する。 「多結晶シリコン膜を生成し、写真製版技術により前記
多結晶シリコン膜およびゲート絶縁膜を腐食除去した後
、シリコン基板ｆｉ＋と反対導電型不純物拡散層を形成
し、しかる後、」（２）同書第４頁第２０行の「前記第
１図（ａ）」を「前記第２図（ａ）」と補正する。 以 上
構成を工程順に示す断面図、第２図（ａ） 、 （ｂ）
はこの発明の一実施例による半導体装置の構成を工程順
に示す断面図、第３図は同上他の実施例による半導体装
置の構成を示す断面図である。 （１）・・・・シリコン基板、（２）・・・・酸化シリ
コン膜（素子間分離用酸化シリコン膜）、（３）・・・
・不純物拡散層、（４）・・・・酸化シリコン膜（層間
絶縁用酸化シリコン膜）、（５）・・・・窓開は部、（
６）・・・・アルミ配線、（７）・・・・ホトレジスト
。 代 理 人 葛 野 信 −手続補正書（
自発） 特許庁長官殿 １、事件の表示 特願昭 ５７−１１５０３８号
２、発明の名称 半導体装置 ゛３．補正をする者 ５、補正の対象 明細書の発明の詳細な説明の欄 ６、補正の内容 （１）明細書第３頁第１６行の「多結晶シリコン膜を形
成させたのち、」を次の文のとおり補正する。 「多結晶シリコン膜を生成し、写真製版技術により前記
多結晶シリコン膜およびゲート絶縁膜を腐食除去した後
、シリコン基板ｆｉ＋と反対導電型不純物拡散層を形成
し、しかる後、」（２）同書第４頁第２０行の「前記第
１図（ａ）」を「前記第２図（ａ）」と補正する。 以 上
Claims (1)
- シリコン基板上に形成される不純物拡散層の少なくとも
一部をエツチング除去し、窓開は部を開口して同基板を
露出させると共に、この窓開は部を通してアルミ配線を
施し、同一シリコン基板上で、シリコン基板と不純物拡
散層とアルミ配線との接続、もしくはシリコン基板とア
ルミ配線との接続を得られるようにしたことを特徴とす
る半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11503882A JPS594121A (ja) | 1982-06-30 | 1982-06-30 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11503882A JPS594121A (ja) | 1982-06-30 | 1982-06-30 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS594121A true JPS594121A (ja) | 1984-01-10 |
Family
ID=14652654
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11503882A Pending JPS594121A (ja) | 1982-06-30 | 1982-06-30 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS594121A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5665630A (en) * | 1990-05-31 | 1997-09-09 | Canon Kabushiki Kaisha | Device separation structure and semiconductor device improved in wiring structure |
-
1982
- 1982-06-30 JP JP11503882A patent/JPS594121A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5665630A (en) * | 1990-05-31 | 1997-09-09 | Canon Kabushiki Kaisha | Device separation structure and semiconductor device improved in wiring structure |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS63102264A (ja) | 薄膜半導体装置 | |
| JPS5947471B2 (ja) | 絶縁ゲ−ト型電界効果半導体装置の製造方法 | |
| JPS62298161A (ja) | 半導体集積回路装置の製造方法 | |
| JPS594121A (ja) | 半導体装置 | |
| JPS608636B2 (ja) | 半導体装置の製造方法 | |
| JP3526090B2 (ja) | 半導体装置の製造方法 | |
| JPH01243460A (ja) | 半導体記憶装置の製造方法 | |
| JPH0227737A (ja) | 半導体装置の製造方法 | |
| JPS6150398B2 (ja) | ||
| JPS59112641A (ja) | 半導体装置及びその製造方法 | |
| JP3218777B2 (ja) | 半導体装置及びその製造方法 | |
| JPH0422345B2 (ja) | ||
| JPH05283680A (ja) | Ｍｏｓ型半導体装置とその製造方法 | |
| JPS62128542A (ja) | 半導体装置の製造方法 | |
| JPS62265763A (ja) | 半導体集積回路装置 | |
| JP2753849B2 (ja) | 半導体装置 | |
| JPH0456359A (ja) | 半導体素子構造 | |
| JP2596405B2 (ja) | 半導体集積回路装置の製造方法 | |
| JPS63308385A (ja) | 埋込みゲ−ト型電界効果トランジスタの製造方法 | |
| JPH056965A (ja) | 半導体集積回路及びその製造方法 | |
| JPS58135672A (ja) | 半導体装置 | |
| JPS6148778B2 (ja) | ||
| JPH03101264A (ja) | 相補型電界効果トランジスタの製造方法 | |
| JPH01214168A (ja) | 半導体装置及びその製造方法 | |
| JPS5885559A (ja) | Ｃｍｏｓ型半導体集積回路装置 |